

特征

- 电流输出范围：4mA~20mA、0mA~20mA、0mA~24mA
- TUE: $\pm 0.02\%$ FSR
- 失调误差温漂: $\pm 3\text{ppm}$ FSR/ $^{\circ}\text{C}$
- AVDD: 10.8V~40V
- 电流输出端口最大电压: AVDD - 2.5V
- 灵活的串行数字接口
- 片内输出故障检测
- 可选内部 DVCC 电压输出
- 异步清零功能
- TSSOP24 7.8mm $\times$ 4.4mm 封装

应用

- 过程控制
- 执行器控制
- PLC

概述

CM7352 是一款精密、完全集成、低成本、12 位数模转换器 (DAC)，能够实现工业过程控制应用常见的可编程电流输出。


电流输出范围可编程设置为 4mA 至 20mA、0mA 至 20mA 或超量程的 0mA 至 24mA。

CM7352 采用灵活的 SPI/MICROWIRE/DSP 兼容型三线串行接口进行通信，从而降低了在隔离应用场景下对数字隔离电路的要求。

CM7352 具有上电复位功能，以确保芯片上电后处于确定状态。此外，芯片还包括一个异步清零管脚 CLEAR，可复位输出电流至选定电流范围的最小值。

CM7352 采用 TSSOP24 型封装，其最佳工作温度范围为 -40°C ~ 105°C 。

架构框图



目录

封页.....	1	回读操作.....	20
特征.....	1	功能与模式.....	22
应用.....	1	故障报警.....	22
概述.....	1	异步清零 (CLEAR).....	22
架构框图.....	1	内部电压基准.....	22
文档历史.....	3	外部电流设置电阻.....	22
管脚配置和功能.....	4	数字电源.....	22
管脚配置.....	4	外部增强电流功能.....	22
管脚功能.....	4	HART 通信.....	22
绝对最大额定值.....	6	数字压摆率控制.....	22
电气规格.....	7	IOUT 滤波电容.....	24
时序规格.....	10	寄存器.....	25
典型特征.....	13	数据寄存器.....	25
工作原理.....	18	控制寄存器.....	25
DAC 结构.....	18	复位寄存器.....	26
上电状态.....	18	状态寄存器.....	26
电流输出.....	18	封装及订购信息.....	27
数字接口.....	20	封装方式.....	27
输入移位寄存器.....	20	产品外形图.....	27
独立模式.....	20	订购信息.....	28
菊花链模式.....	20		

文档历史


下表列举了本文档自产品发布后的所有更新。

文档版本	修订日期	内容描述
V1.0	2026-05-16	量产发布。

管脚配置和功能

管脚配置

以下为 TSSOP24 封装管脚示意图：



管脚功能

表 1 管脚功能描述

编号	名称	类型	说明
1,4,5,11,12	GND	GND	接地参考点。
2	DVCC	PWR	数字电源。电压范围为 2.7V 至 5.5V。通过将 DVCC SELECT 管脚浮空，该管脚还可以配置为 4.5V 稳压器输出。
3	FAULT	DO	故障报警。当检测到过温，或在电流输出模式下检测到开路时，该管脚被置低。该管脚必须通过上拉电阻连接至 DVCC。
6	CLEAR	DI	将该管脚置高可将电流输出设置为所选范围内的最低值。
7	LATCH	DI	锁存信号。LATCH 的上升沿将移位寄存器的数据并行加载到 DAC 寄存器，同时更新输出。
8	SCLK	DI	串行时钟输入，数据在 SCLK 的上升沿加载到移位寄存器。时钟速率最高可达 30MHz。
9	SDIN	DI	串行数据输入。数据必须在 SCLK 上升沿到来之前准备就绪。
10	SDO	DO	串行数据输出。菊花链模式或者回读模式下，数据在 SCLK 的上升沿从串行寄存器移位输出。参见图 2 和图 3。

编号	名称	类型	说明
13	RSET	AI	连接一个外部高精度、低温漂电阻 (15kΩ)，以改善 IOUT 温漂性能。
14	REFOUT	AO	内部基准电压输出。电压范围为 $5V \pm 5mV$ 。该管脚与地之间需连接不小于 100nF 的电容。
15	REFIN	AI	外部基准电压输入。电压范围为 4.5V 至 5V。
16	DVCC SELECT	DI	内部电源启用管脚。当连接至 GND 时，该管脚会禁用内部电源，此时必须将外部电源连接至 DVCC 管脚。将该管脚浮空可启用内部电源。这种情况下，建议在 DVCC 和 GND 之间连接一个 0.1μF 电容。
17,23	NC	-	浮空。
18	R3 SENSE	AO	监测/反馈功能。该管脚与 BOOST 管脚之间的测量电压，与输出电流成正比，仅可作为电压检测输出端，不可从此管脚汲取电流。
19	IOUT	AO	电流输出管脚。
20	BOOST	AO	可选外部晶体管连接。连接外部晶体管可减少芯片的内部功耗。
21,22	CAP1/CAP2	AI/AO	可选输出滤波电容连接点。
24	AVDD	PWR	正电源。电压范围为 10.8V 至 40V。
	EPAD	-	该管脚电压范围为 0V，只用于芯片散热。

绝对最大额定值

参数	等级
温度	
工作温度	-40°C~105°C
存储温度	-65°C~150°C
结温	125°C
耐压	
AVDD 至 GND	-0.3V~60V
DVCC 至 GND	-0.3V~7V
数字输入至 GND	-0.3V~(DVCC + 0.3V/7V)
数字输出至 GND	-0.3V~(DVCC + 0.3V/7V)
REFIN/REFOUT 至 GND	-0.3V~7V
IOOUT 至 GND	-0.3V~AVDD

注1：使用本表以外的数值可能会对芯片造成永久性损坏。长时间暴露于本表数值下可能会影响芯片的稳定性和使用寿命。

注2：持续在超出指定结温下工作可能会影响芯片稳定性。

电气规格

默认测试条件：AVDD = 10.8V~26.4V、GND = 0V、REFIN = 5V（外部）、DVCC = 2.7V~5.5V、 $R_L = 300\Omega$ 、 $T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$ 。

参数	测试条件	最小值	典型值	最大值	单位
电流输出					
电流输出范围	量程位 = 101	4		20	mA
	量程位 = 110	0		20	mA
	量程位 = 111	0		24	mA
静态性能（内部 R_{SET}）					
TUE		-0.4		0.4	% FSR
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	-0.3		0.3	% FSR
	$T_A = 25^{\circ}\text{C}$		± 0.02		% FSR
DNL		-1		1	LSB
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	-1		0.8	LSB
INL ²		-0.018		0.018	% FSR
失调误差		-0.15		0.15	% FSR
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	-0.08		0.08	% FSR
	$T_A = 25^{\circ}\text{C}$		± 0.01		% FSR
失调误差温漂			± 5		ppm FSR/ $^{\circ}\text{C}$
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$		± 3		ppm FSR/ $^{\circ}\text{C}$
增益误差		-0.15		0.15	% FSR
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	-0.1		0.1	% FSR
	$T_A = 25^{\circ}\text{C}$		± 0.006		% FSR
增益误差温漂			± 10		ppm FSR/ $^{\circ}\text{C}$
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$		± 8		ppm FSR/ $^{\circ}\text{C}$
满量程误差		-0.2		0.2	% FSR
	$T_A = 25^{\circ}\text{C}$		± 0.01		% FSR
满量程误差温漂			± 10		ppm FSR/ $^{\circ}\text{C}$
	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$		± 8		ppm FSR/ $^{\circ}\text{C}$
静态性能（外部 R_{SET}）					
TUE		-0.2		0.2	% FSR
	$T_A = 25^{\circ}\text{C}$		± 0.03		% FSR
DNL	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	-1		1	LSB
		-1		1	LSB
INL ²		-0.015		0.015	% FSR

参数	测试条件	最小值	典型值	最大值	单位
失调误差		-0.1		0.1	% FSR
	TA = -40°C~85°C	-0.05		0.05	% FSR
	TA = 25°C		±0.005		% FSR
失调误差温漂			±5		ppm FSR/°C
	TA = -40°C~85°C		±3		ppm FSR/°C
增益误差		-0.12		0.12	% FSR
	TA = -40°C~85°C	-0.08		0.08	% FSR
	TA = 25°C		±0.002		% FSR
增益误差温漂			±4		ppm FSR/°C
满量程误差		-0.1		0.1	% FSR
	TA = 25°C		±0.01		% FSR
满量程误差温漂			±4		ppm FSR/°C
	TA = -40°C~85°C		±3		ppm FSR/°C
输出特征					
电流回路合规电压		0		AVDD – 2.5	V
电阻性负载				1200	Ω
电感性负载	TA = 25°C		50		mH
直流 PSRR				1	μA/V
输出阻抗			50		MΩ
输出漏电流	输出关闭		60		pA
R3 电阻值			40		Ω
R3 电阻温漂			75		ppm/°C
偏置电流			687		μA
偏置电流温漂			30		ppm/°C
动态性能					
建立时间	16mA 阶跃到 0.1% FSR		8		μs
	16mA 阶跃到 0.1% FSR, L = 1mH		40		μs
交流 PSRR	200mV, 50Hz/60Hz 正弦波叠加在电源电压上		-75		dB
基准输入/输出					
输入电压		4.95	5	5.05	V
直流输入阻抗			38		kΩ
输出电压	TA = 25°C	4.995	5	5.005	V
输出电压温漂			6		ppm/°C
输出噪声	0.1Hz~10Hz		10		μVpp
噪音频谱密度	10kHz		100		nV√Hz

参数	测试条件	最小值	典型值	最大值	单位
容性负载			600	1100	nF
负载电流			7		mA
短路电流			15		mA
负载调整率			50		ppm/mA
数字输入					
V_{IH}		2			V
V_{IL}				0.8	V
电流		-1		1	μ A
管脚电容			10		pF
数字输出					
SDO	V_{OL} , 灌电流 = 200 μ A			0.4	V
	V_{OH} , 拉电流 = 200 μ A	DVCC - 0.5			V
	高阻态漏电流	-1		1	μ A
	高阻态输出电容		5		pF
$\overline{\text{FAULT}}$	V_{OL} , 10k Ω 电阻至 DVCC			0.4	V
	V_{OL} , 2.5mA		0.6		V
	V_{OH} , 10k Ω 电阻至 DVCC	3.6			V
电源					
AVDD		10.8		40	V
DVCC	输入电压	2.7		5.5	V
	输出电压		4.5		V
	输出负载电流		5		mA
	短路电流		70		mA
AIDD	输出关闭		2.5		mA
	电流输出启用, 未接负载		4		mA
	电压输出启用, 未接负载		4.5		mA
AISS	输出关闭		0.25		mA
	电流输出启用		0.5		mA
	电压输出启用		1		mA
DICC	$V_{IH} = \text{DVCC}$, $V_{IL} = \text{GND}$		0.1		mA
功耗	AVDD = 40V, 输出空载		167		mW
	AVDD = 24V, 输出空载		55		mW

注 1: 对于 0mA~20mA 和 0mA~24mA 电流范围, INL 从 CM7352 的码字 16 开始测量。

时序规格

参数	描述	最小值	典型值	最大值	单位
写模式					
t_{SCK}	SCLK 周期	33			ns
t_{SCKL}	SCLK 低电平时间	13			ns
t_{SCKH}	SCLK 高电平时间	13			ns
t_{LATCHD}	LATCH 延迟	13			ns
t_{LATCHH}	LATCH 高电平时间	5			ns
t_{DATST}	数据建立时间	5			ns
t_{DATHD}	数据保持时间	5			ns
t_{LATCHL}	LATCH 低电平时间	40			ns
$t_{CLEARPW}$	CLEAR 脉冲宽度	20			ns
$t_{CLEARACTVT}$	启用 CLEAR 管脚到 DAC 输出清至最小电平/中间电平所需要的时间			5	μs
回读模式					
t_{SCK}	SCLK 周期	90			ns
t_{SCKL}	SCLK 低电平时间	40			ns
t_{SCKH}	SCLK 高电平时间	40			ns
t_{LATCHD}	LATCH 延迟	13			ns
t_{LATCHH}	LATCH 高电平时间	40			ns
t_{DATST}	数据建立时间	5			ns
t_{DATHD}	数据保持时间	5			ns
t_{LATCHL}	LATCH 低电平时间	40			ns
t_{SPID}	串行输出延迟 ($C_{LSDO} = 15pF$) ¹			35	ns
$t_{LATCHSDO}$	LATCH 上升沿到 SDO 三态 ($C_{LSDO} = 15pF$) ¹			35	ns
菊花链模式					
t_{SCK}	SCLK 周期	90			ns
t_{SCKL}	SCLK 低电平时间	40			ns
t_{SCKH}	SCLK 高电平时间	40			ns
t_{LATCHD}	LATCH 延迟	13			ns
t_{LATCHH}	LATCH 高电平时间	40			ns
t_{DATST}	数据建立时间	5			ns
t_{DATHD}	数据保持时间	5			ns
t_{LATCHL}	LATCH 低电平时间	40			ns
t_{SPID}	串行输出延迟 ($C_{LSDO} = 15pF$) ¹			35	ns

参数	描述	最小值	典型值	最大值	单位
$t_{LATCHSCKINT}$	LATCH 上升沿到下一个 SCLK 上升沿之间的间隔时间	10 (写模式)			ns
		32 (回读模式)			ns
		32 (菊花链模式)			ns

注 1: C_{LSDO} 表示 SDO 输出上的容性负载。




图 1 写模式时序图




图 2 回读模式时序图




图 3 菊花链模式时序图

典型特征




图 4 DICC vs 逻辑输入电压




图 5 AIDD vs AVDD




图 6 DVCC 输出电压随负载电流的变化




图 7 REFOUT 启动瞬态




图 8 REFOUT 输出噪声 (0.1Hz~10Hz)




图 9 REFOUT 输出噪声 (100kHz)




图 10 基准输出电压随负载电流的变化




图 11 INL vs DAC 码值




图 12 DNL vs DAC 码值




图 13 TUE vs DAC 码值




图 14 INL 的温度特性 (内部电阻)




图 15 INL 的温度特性 (外部电阻)




图 16 DNL 的温度特性




图 17 TUE 的温度特性




图 18 失调误差的温度特性




图 19 增益误差的温度特性




图 20 INL vs AVDD (外部电阻)




图 21 INL vs AVDD (内部电阻)




图 22 DNL vs AVDD (外部电阻)




图 23 DNL vs AVDD (内部电阻)




图 24 TUE vs AVDD (外部电阻)




图 25 TUE vs AVDD (内部电阻)




图 26 净空电压的温度特性




图 27 上电输出电流随时间的变化




图 28 使能输出电流随时间的变化




图 29 漏电流随合规电压的变化




图 30 输出电流阶跃

工作原理

CM7352 是一款精密的电流输出 DAC，它提供了一种高精度、完全集成、低成本的单芯片解决方案。电流输出范围可编程设置为 4mA 至 20mA、0mA 至 20mA 或超量程的 0mA 至 24mA。

DAC 结构

CM7352 的核心结构是相匹配的电阻型 DAC。如图 31 所示，12 位输入码字的高四位经过解码后可控制 11 个相同的电阻支路，驱动 E1 至 E11 共 11 个开关。每个开关将相应的电阻支路连接到地或参考缓冲器的输出。输入码字的剩余 12 位驱动电压模式 R-2R 梯形网络的 S0 至 S11 开关。




图 31 DAC 梯形网络

来自 DAC 的电压输出被转换为电流（参见图 32），然后镜像到电源轨，以便实现相对于地的电流源输出。




图 32 电压电流转换电路

上电状态

在 CM7352 上电期间，上电复位电路确保所有寄存器均被加载为 0 码。此时，电流输出被禁用；即 IOUT 管脚处于高阻态。上电时，内部校准寄存器会被读取，校准数据将应用到内部校准电路。

为了确保读取操作可靠，当 DVCC 上电触发读取事件时，AVDD 电源上必须有足够的电压。可以使 AVDD 电压达到至少 5V 后再给 DVCC 上电。如果 DVCC 和 AVDD 同时上电，通常应以大于 5000 V/秒的速率上电。如果内部 DVCC 被启用，通常应以大于 2000 V/秒的速率上电。如果无法达到这一点，上电后应向 CM7352 发出复位命令，执行上电复位，读取校准寄存器并确保 CM7352 的规范操作。为了确保准确校准，并允许内部基准电压稳定到准确的修正值，在成功上电复位后应等待 3ms。

电流输出

对于 0mA~20mA、0mA~24mA、4mA~20mA 电流输出范围，输出电流可分别表示为：

$$I_{OUT} = \frac{20mA}{2^N} \times D$$

$$I_{OUT} = \frac{24mA}{2^N} \times D$$

$$I_{OUT} = \frac{16mA}{2^N} \times D + 4mA$$

其中，D 表示用户输入的十进制值；N 表示芯片的分辨率。

表 2 读取操作的输入移位寄存器信息

MSB								LSB	
D23	D22	D21	D20	D19	D18	D17	D16	D15~D2	D1 D0
0	0	0	0	0	0	1	0	X (DON'T CARE)	读取地址




图 33 正确写入/启用输出的编程顺序

数字接口

CM7352 通过多功能 3 线串行接口进行通信，接口的时钟速率高达 30MHz，可兼容 SPI/MICROWIRE/DSP。

输入移位寄存器

输入移位寄存器的位宽为 24 位，由 8 位地址位和 16 位数据位组成，如表 3 所示。在串行时钟 SCLK 的上升沿，数据按照 MSB 优先的顺序，逐位被采样到移位寄存器中。24 位码字在 LATCH 的上升沿被锁存。需要注意的是，在 LATCH 上升沿到来之前，数据始终可以被 SCLK 的上升沿移入而更新移位寄存器的码值，因此 LATCH 锁存的是最后移入的 24 位数据。

表 3 输入移位寄存器格式

MSB	LSB
D23~D16	D15~D0
地址位	数据位

表 4 地址位功能

地址位	功能
00000000	无操作。
00000001	写数据寄存器。
00000010	每个读取地址的回读寄存器值，参见表 5。
01010101	写控制寄存器。
01010110	写复位寄存器。

独立模式

串行接口可以在连续串行时钟和非连续串行时钟下工作。不论是哪种时钟模式，都需要保证在正确位数的数据被移入后立即将锁存信号 LATCH 拉高。写入数据码字 MSB 位的 SCLK 上升沿标志着写入周期的开始。必须在 LATCH 拉高之前，准确将 24 个 SCLK 上升沿应用到芯片的 SCLK 管脚。如果在第 24 个 SCLK 上升沿之前将 LATCH 拉高，则写入的数据无效。如果在 LATCH 拉高之前发送了超过 24 个 SCLK 上升沿，写入的数据同样无效。




图 34 菊花链连接

菊花链模式

对于包含多颗芯片的系统，SDO 管脚可以将这些芯片以菊花链形式相连，如图 34 所示。菊花链模式有助于系统诊断和减少串行接口线缆数。通过将控制寄存器中的 DCEN 位置为 1，启用菊花链模式。当 SCLK 的第一个上升沿时钟输入数据字的最高位 (MSB) 时，标志着写入周期的开始。SCLK 会持续应用到输入移位寄存器。如果施加超过 24 个时钟脉冲，数据将从移位寄存器中溢出，并出现在 SDO 线上。此数据在 SCLK 的上升沿是有效的，因为它已在前一个 SCLK 的下降沿被时钟输出。通过将第一颗芯片的 SDO 连接到下一个芯片链中的 SDIN 输入，一个多芯片接口即构建完成。系统中的每颗芯片都需要 24 个时钟脉冲。因此，总时钟周期数必须等于 $24 \times n$ ，其中 n 是菊花链中 CM7352 芯片的总数。当对所有芯片的串行数据传输完成后，LATCH 会被拉高，这会将每颗芯片中输入的数据锁存。串行时钟可以是连续时钟或门控时钟。

回读操作

回读模式通过向输入寄存器写入地址位和读取地址来启用（参见表 5 和表 2）。下一次对 CM7352 的写入应为 NOP 命令，该命令从先前指定的寄存器时钟输出数据（参见图 2）。

默认情况下，SDO 管脚被禁用。当对 CM7352 发送了读取操作所对应的寄存器地址后，在 LATCH 的上升沿启用 SDO 管脚，以便 SCLK 将准备好的数据输出。数据在 SDO 管脚输出后，LATCH 的上升沿会再次禁用（高阻态）SDO 管脚。以下是回读数据寄存器的操作举例：

1. 向输入寄存器写入 0x020001。芯片进入读取模式，并选择数据寄存器。
2. 进行第二次写入：写入 NOP 命令，即 0x000000。在该写入期间，寄存器中的数据会在 SDO 线上输出。

表 5 读取地址解码

读取地址	功能
00	读取状态寄存器。
01	读取数据寄存器。
10	读取控制寄存器。

功能与模式

故障报警

CM7352 配有 $\overline{\text{FAULT}}$ 管脚，该管脚为开漏输出，允许多颗 CM7352 芯片同时连接到一个上拉电阻，以实现全局故障检测。当发生以下任一故障情形时， $\overline{\text{FAULT}}$ 管脚将被强制激活：

- 由于负载开路或电源电压不足导致 IO_{UT} 端口电压上升超过合规电压时， $\overline{\text{FAULT}}$ 管脚将被激活。IO_{UT} 电流由一个 PMOS 晶体管和内部放大器控制（参见图 32）。PMOS 管栅端电压与内部放大器的地电位压差接近 1V 时触发报警。由于比较是在输出放大器的反馈回路中进行的，输出精度由其开环增益保证，并且在 $\overline{\text{FAULT}}$ 输出激活之前不会发生输出误差。
- 如果 CM7352 的内部温度超过约 150°C 时。

状态寄存器中的 IO_{UT} 故障位和 Over Temp 位与 $\overline{\text{FAULT}}$ 管脚配合使用，以通知用户是何种故障条件导致 $\overline{\text{FAULT}}$ 管脚被置位（参见表 16 和表 17）。

异步清零 (CLEAR)

CLEAR 是一个高电平有效清零管脚，可复位输出电流至选定电流范围的最小值。电流输出会清至其编程范围的下限。要完成清除操作，CLEAR 信号需保持在高电平一段时间（参见图 1）。当 CLEAR 信号返回低电平时，输出保持为清除后的值。通过仅发送 LATCH 低脉冲而不输入任何数据，可以恢复清零前的值。在 CLEAR 管脚返回低电平之前，无法编程新值。

内部电压基准

CM7352 集成了一个 5V 电压基准，其初始误差最大为 $\pm 5\text{mV}$ 。该基准电压经过缓冲处理，并可用于片外输出。图 8 显示了基准输出电压随负载电流的变化。

外部电流设置电阻

RSET 作为内部检测电阻，是电压到电流转换电路的一部分（参见图 32）。输出电流的温漂特性取决于 RSET 的温漂结果。为了提高输出电流温漂性能，可以在 CM7352 的 RSET 管脚上连接一个 15k Ω 的精密低温漂外部电阻，以代替内部电阻 (RSET)。可通过控制寄存器选择外部电阻（参见表 11）。

数字电源

DVCC 管脚默认可接受 2.7V 至 5.5V 的电源供应。或者，可通过设置 DVCC SELECT，在 DVCC 管脚输出一个 4.5V 内部电压，用作系统中其他芯片的数字电源或上拉电阻的高压连接。这样，无需通过数字隔离器即可传输数字电源。内部电源可通过将 DVCC SELECT 管脚浮空来启用。要禁用内部电源，可将 DVCC SELECT 接 0V。内部 DVCC 电源能够提供高达 5mA 的电流（参见图 4）。

外部增强电流功能

如图 35 所示，可以通过添加外部增强电流晶体管减少片上输出晶体管中的电流（将其除以外部电路的电流增益）来降低 CM7352 的功耗。可以使用击穿电压大于 40V 的分立 NPN 晶体管。外部增强电流功能专为需要在电源电压、负载电流和温度范

围极限条件下使用 CM7352 的用户而开发。升压晶体管还可以减少因片上温度变化引起的漂移。使片上电压基准的温漂最小化，从而改善温漂和线性度。




图 35 外部增强电流功能配置

HART 通信

CM7352 内置一个 CAP2 管脚，可用于耦合 HART 信号。当输出使能时，HART 信号会出现在电流输出端。为了实现 1mA 峰峰值的电流输出，CAP2 管脚上的信号幅度必须为 48mV 峰峰值。假设调制解调器的输出幅度为 500mV 峰峰值，则必须将其衰减至 $500/48 \approx 10.42$ 倍，这样电流输出才能符合 HART 幅度的规范要求。图 36 展示了用于衰减并耦合 HART 信号的推荐电路。

在确定电容的绝对值时，要确保来自调制解调器的 FSK 输出信号能够无失真地通过。因此，施加在调制解调器输出信号上的带宽必须能够通过 1200Hz 和 2200Hz 两个频率。推荐的电容值为：C1 = 2.2nF，C2 = 22nF。为了符合 HART 对模拟变化速率的要求，还需要对输出的压摆率进行数字控制。




图 36 耦合 HART 信号

数字压摆率控制

CM7352 的压摆率控制功能允许用户控制输出电压或输出电流的变化速率。禁用压摆率控制功能时，输出电流的变化速率受输出驱动电路和负载的限制。电流输出阶跃参见图 20。要降低压摆率，可启用压摆率控制功能。通过控制寄存器的 SREN 位启用该功能后（参见表 11），输出不会直接在两个值之间进行转换，而是以数字方式按照寄存器中两个参数定义的速率逐步变化。这两个参数分别通过 SR 时钟和 SR 阶跃位设置。SR 时钟定义数字转换更新的速率，而 SR 阶跃定义每次更新时输出值的变化量。两个参数共同定义输出电压或电流的变化速率。表 6 和表 7 列出了 SR 时钟和 SR 阶跃参数的取值范围。

表 6 压摆率步进值选项

SR 阶跃	步进值 (LSB)
000	1/16
001	1/8
010	1/4
011	1/2
100	1
101	2
110	4
111	8

SR 时钟	更新时钟频率 (Hz)
1000	20,161
1001	16,031
1010	10,290
1011	8280
1100	6900
1101	5530
1110	4240
1111	3300

输出在给定输出范围内转换所需的时间表示如下：

$$\text{转换时间} = \frac{\text{输出变化}}{\text{步进值} \times \text{SR时钟频率} \times \text{LSB大小}}$$

其中，转换时间单位为秒。输出变化用电流 A 表示 (IOUT)。

启用压摆率控制功能时，所有输出变化均按设定的转换速率进行。通过写入控制寄存器，可以在当前值处暂停输出。为了避免在转换过程中输出压摆被停止，可以在写入 CM7352 的任何寄存器之前，通过读取转换指示位 (Slew Active，参见表 16) 来检查压摆转换是否完成。给定值下的更新时钟频率在所有输出范围内都是相同的。然而，由于每个输出范围的 LSB 大小不同，因此在给定阶跃值时，步进值会随输出范围而变化。表 8 显示了在任意输出范围内满量程变化的可编程转换时间值，该表中的值基于上文中转换时间计算公式得出。

表 7 压摆率更新时钟选项

SR 时钟	更新时钟频率 (Hz)
0000	257,732
0001	198,413
0010	152,439
0011	131,579
0100	115,741
0101	69,444
0110	37,594
0111	25,773

表 8 任意输出范围内满量程变化的可编程转换时间值

更新时钟频率 (Hz)	步进值 (LSB)							
	1	2	4	8	16	32	64	128
257,732	0.25	0.13	0.06	0.03	0.016	0.008	0.004	0.0020
198,413	0.33	0.17	0.08	0.04	0.021	0.010	0.005	0.0026
152,439	0.43	0.21	0.11	0.05	0.027	0.013	0.007	0.0034
131,579	0.50	0.25	0.12	0.06	0.031	0.016	0.008	0.0039
115,741	0.57	0.28	0.14	0.07	0.035	0.018	0.009	0.0044
69,444	0.9	0.47	0.24	0.12	0.06	0.03	0.015	0.007
37,594	1.7	0.87	0.44	0.22	0.11	0.05	0.03	0.014
25,773	2.5	1.3	0.64	0.32	0.16	0.08	0.04	0.020
20,161	3.3	1.6	0.81	0.41	0.20	0.10	0.05	0.025
16,031	4.1	2.0	1.0	0.51	0.26	0.13	0.06	0.03

更新时钟频率 (Hz)	步进值 (LSB)							
	1	2	4	8	16	32	64	128
10,290	6.4	3.2	1.6	0.80	0.40	0.20	0.10	0.05
8280	7.9	4.0	2.0	1.0	0.49	0.25	0.12	0.06
6900	9.5	4.8	2.4	1.2	0.59	0.30	0.15	0.07
5530	12	5.9	3.0	1.5	0.74	0.37	0.19	0.09
4240	15	7.7	3.9	1.9	0.97	0.48	0.24	0.12
3300	20	9.9	5.0	2.5	1.24	0.62	0.31	0.16

IOOUT 滤波电容

可在 CAP1 与 AVDD 之间，以及 CAP2 与 AVDD 之间放置电容，如图 37 所示。




图 37 IOOUT 滤波电容

这些电容在电流输出电路中构成了一个滤波器，如图 38 所示，可降低输出电流的带宽和压摆率。




图 38 IOOUT 滤波电路

寄存器

数据寄存器

数据寄存器通过将输入移位寄存器的地址码字设置为 0x01 来寻址。写入数据寄存器的数据在 CM7352 中位于 D15 到 D4 位置，如表 9 所示。

表 9 数据寄存器

MSB														LSB	
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
12 位数据码字												X	X	X	X

表 10 数据寄存器

MSB																LSB	
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0		
16 位数据码字																	

控制寄存器

控制寄存器通过将输入移位寄存器的地址码字设置为 0x55 来寻址。写入控制寄存器的数据位于 D15 到 D0 位置，如表 11 所示。控制寄存器的功能，参见表 12。

表 11 控制寄存器

															LSB	
D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0			
REXT	OUTEN	SR 时钟				SR 阶跃			SREN	DCEN	R2	R1	R0			

表 12 控制寄存器功能

选项	描述
REXT	设置此位可选择外部电流设定电阻。在使用外部电流设定电阻时，建议在设置 OUTEN 位时同时设置 REXT。或者，可以在设置 OUTEN 位之前设置 REXT，但在使能输出时，需要将 RANGE 寄存器配置为电流输出模式（参见表 13）。最佳实践参见图 1。
OUTEN	启用输出。必须设置该位以启用输出。
SR 时钟	数字压摆率控制。
SR 阶跃	数字压摆率控制。
SREN	启用数字压摆率控制。
DCEN	启用菊花链模式。
R2, R1, R0	选择输出范围，参见表 13。

表 13 输出范围选项

R2	R1	R0	选择的输出范围
1	0	1	4mA~20mA 电流输出范围
1	1	0	0mA~20mA 电流输出范围
1	1	1	0mA~24mA 电流输出范围

复位寄存器

复位寄存器通过将输入移位寄存器的地址码字设置为 0x56 来寻址。写入复位寄存器的数据位于 D0 位置，参见表 14 和表 15。

表 14 复位寄存器

MSB															LSB
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
保留															RESET

表 15 复位寄存器功能

选项	描述
RESET	该位置 1，将执行复位操作，将 CM7352 恢复至上电状态。

状态寄存器

状态寄存器为只读寄存器。状态寄存器的功能，参见表 16 和表 17。

表 16 状态寄存器

MSB															LSB
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
保留													IOUT Fault	Slew Active	Over Temp

表 17 状态寄存器功能

选项	描述
IOUT Fault	IOUT 管脚检测到故障时，该位置 1。
Slew Active	当压摆率控制功能启用，且输出在压摆率控制转换过程中时，该位置 1。
Over Temp	当 CM7352 内部温度超过约 150°C 时该位置 1。


封装及订购信息

封装方式

CM7352 采用 TSSOP24 封装。

产品外形图

TSSOP24



标识	尺寸 (毫米)		
	最小值	典型值	最大值
A	-	-	1.15
A1	0.05	0.10	0.15
A2	0.80	0.90	1.00
A3	0.34	0.39	0.44
b	0.20	0.25	0.29
b1	0.19	0.22	0.25
c	0.10	0.15	0.19
c1	0.10	0.13	0.15
D	7.70	7.80	7.90
D1	5.00 (REF)		
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
E2	3.20 (REF)		
e	0.55	0.65	0.75
L	0.45	0.60	0.75
L1	1.00 (REF)		
L2	0.25 (BSC)		
R	0.09	-	-
R1	0.09	-	-
S	0.20	-	-
θ1	0°	4°	8°
θ2	12°	14°	16°
θ3	12°	14°	16°

订购信息

型号	温度范围	封装	包装	包装数量
CM7352-TSSTA	-40°C~105°C	TSSOP24	Reel	4000

免责声明

本数据手册按“现状”(AS IS)提供, 所含信息仅供设计参考, 不构成任何明示或暗示的性能、适用性、可靠性或安全性的保证。我司保留随时对产品规格、技术资料及相关手册进行更正的权利。用户应独立负责产品选择、应用设计、功能验证及合规性评估, 确保满足相关法规与安全要求。我司不对应用设计提供支持或承担由此产生的任何责任。

本产品资料不适用于生命支持、植入式医疗设备、军事、航空航天及其他安全关键应用, 除非另有书面协议。在此类应用中使用该产品及资料的风险由用户自行承担。