

特征

- 双极性模拟输入范围：±10V、±5V
- 5V 模拟电源，2.3V 至 5.25V 数字接口电源
- 性能
 - INL: ±2LSB
 - DNL: ±0.6LSB
 - SNR: 94.5dB (无过采样)
 - THD: -107dB
- 灵活的并行/串行接口
 - SPI/QSPI/MICROWIRE/DSP 兼容
- 完全集成的数据采集解决方案
 - 模拟输入钳位保护
 - 具有 1MΩ 输入阻抗的输入缓冲器
 - 二阶抗混叠滤波器
 - 片内精密基准电压及缓冲器
 - 18 位、200kSPS ADC (所有通道)
 - 灵活的数字滤波器
- 低功耗：运行 127.5mW，待机 28.5mW
- LQFP64 10mm × 10mm 封装

应用


- 数据采集系统
- 仪器仪表和科学测量
- 半导体自动化测试设备
- 电力线监控和保护系统
- 多相电机控制
- 工业自动化控制和轨道交通

概述

CM2348 是一款 18 位、8 通道同步采样数据采集系统 (DAS)。各通道均内置模拟输入钳位保护、二阶抗混叠滤波器、跟踪保持放大器、18 位 SAR ADC。CM2348 还内置了灵活的数字滤波器、低温漂 2.5V 基准电压源、基准电压缓冲器以及高速串行和并行接口。

CM2348 采用 5V 单电源供电，可处理单端±10V、±5V 真双极性输入信号，同时所有通道均能以 200kSPS 的采样率采样。输入钳位保护电路可以承受高达 ±19.5V 的电压。1MΩ 的高输入阻抗以及片内滤波器，可以极大简化外围电路设计。

架构框图



目录

封页.....	1	管脚配置.....	3
特征.....	1	管脚功能.....	3
应用.....	1	封装及订购信息.....	6
概述.....	1	封装方式.....	6
架构框图.....	1	产品外形图.....	6
管脚配置和功能.....	3	订购信息.....	7

编号	名称	类型	说明
6	$\overline{\text{PAR}}/\text{SER_SEL}$	DI	并行/串行接口选择。如果该管脚与逻辑低电平相连，则选择并行接口。如果该管脚与逻辑高电平相连，则选择串行接口。
7	$\overline{\text{STBY}}$	DI	待机模式输入。该管脚用来使 CM2348 进入两种低功耗模式之一：待机模式或关断模式。
8	RANGE	DI	模拟输入范围选择。该管脚的极性决定模拟输入通道的输入范围。如果该管脚与逻辑高电平相连，则所有通道的模拟输入范围为 $\pm 10\text{V}$ 。如果该管脚与逻辑低电平相连，则所有通道的模拟输入范围为 $\pm 5\text{V}$ 。该管脚的逻辑状态改变会立即影响模拟输入范围，对于快速吞吐速率应用，转换期间建议不要更改该管脚的逻辑状态。
9	CONVSTA	DI	转换开始控制信号。V1、V2、V3、V4 由 CONVSTA 启动同步采样，V5、V6、V7、V8 由 CONVSTB 启动同步采样。如果要对所有输入通道同时采样，可以将 CONVSTA 和 CONVSTB 短接在一起，并施加一个转换开始信号。
10	CONVSTB		
11	RESET	DI	复位。该管脚输入逻辑高电平将芯片复位，进行中的转换将中断，输出寄存器的内容将复位至全 0。
12	$\overline{\text{RD}}/\text{SCLK}$	DI	并行数据读/串行时钟输入。并行接口模式下，该管脚为并行数据读取控制输入 ($\overline{\text{RD}}$)；串行接口模式下，该管脚为串行时钟输入 (SCLK)。
13	$\overline{\text{CS}}$	DI	片选。 $\overline{\text{CS}}$ 管脚是低电平有效，用于在串行和并行接口中进行 ADC 数据读取或寄存器数据读写。
14	BUSY	DO	转换指示信号。CONVST 达到高电平后，该管脚变为逻辑高电平，表示转换过程已经开始。BUSY 输出将保持高电平，直到所有通道的转换过程完成为止。BUSY 信号的下降沿将转换数据锁存至输出数据寄存器。当 BUSY 信号为高电平时，CONVST 管脚的上升沿信号将不起作用。
15	FRSTDATA	DO	FRSTDATA 指示第一通道 V1 的数据可以通过数字接口回读。当 $\overline{\text{CS}}$ 输入为高电平时，FRSTDATA 输出管脚处于三态。 $\overline{\text{CS}}$ 下降沿使 FRSTDATA 脱离三态。在并行模式下，与 V1 结果对应的 $\overline{\text{RD}}$ 下降沿将 FRSTDATA 管脚设为高电平，在下一个 $\overline{\text{RD}}$ 下降沿之后，FRSTDATA 输出恢复逻辑低电平。在串行模式下，FRSTDATA 在 $\overline{\text{CS}}$ 下降沿变为高电平，此时将在 DOUTA 上输出 V1 的 MSB。在 $\overline{\text{CS}}$ 下降沿之后的第 18 个 SCLK 下降沿，FRSTDATA 恢复低电平。
16~22	DB0~DB6	DI/O	并行输出数据位 DB0 到 DB6。当 $\overline{\text{PAR}}/\text{SER_SEL}$ 为逻辑低电平时，这些管脚充当并行数字输入/输出管脚。当 $\overline{\text{PAR}}/\text{SER_SEL}$ 为逻辑高电平时，这些管脚应连接至 AGND。当工作在并行字节接口模式时，DB[6:0] 通过 2 个 $\overline{\text{RD}}$ 操作输出 18 位转换结果。DB6（管脚 22）为 MSB，DB0 为 LSB。
23	VDRIVE	PWR	逻辑电源。该管脚的电源电压（2.3V 至 5.25V）决定逻辑接口的工作电压。该管脚的标称电源应与控制器（DSP 或 FPGA）接口电源相同。
24	DB7/DOUTA	DI/O	使用并行接口时，作为三态并行输入/输出数据管脚 DB7；使用串行接口时，作为串行输出管脚 DOUTA。
25	DB8/DOUTB	DI/O	使用并行接口时，作为三态并行输入/输出数据管脚 DB8；使用串行接口时，作为串行输出管脚 DOUTB。
27~33	DB9~DB15	DO	并行输出数据位 DB9 至 DB15。当 $\overline{\text{PAR}}/\text{SER_SEL}$ 为逻辑低电平时，这些管脚充当并行数字输出管脚。当 $\overline{\text{PAR}}/\text{SER_SEL}$ 为逻辑高电平时，这些管脚应连接至 AGND。
34	REF_SELECT	DI	内部/外部基准电压选择。如果 REF_SELECT 为逻辑高电平，则选择并使能内部基准电压。如果该管脚为逻辑低电平，则不使能内部基准电压，且必须将外部基准电压连接到 REFIN/REFOUT 管脚。


编号	名称	类型	说明
36,39	REGCAP	PWR	内部稳压器电压输出。应分别将这两个输出管脚与 AGND 之间连接一个 1 μ F 去耦电容。这些管脚上的电压在 1.9V 左右。
42	REFIN/REFOUT	A	基准电压输入/基准电压输出。如果 REF_SELECT 管脚设置为逻辑高电平, 该管脚将提供 2.5V 片内基准电压供外部使用。如果 REF_SELECT 管脚设置为逻辑低电平, 需要将 2.5V 外部基准电压施加到此输入端。无论使用内部还是外部基准电压, 都需要在该管脚与 REFGND 之间连接一个 100nF 电容。
43,46	REFGND	GND	基准电压接地管脚。这些管脚应连接至 AGND。
44	REFCAPA	A	基准电压缓冲器输出管脚。必须将 REFCAPA 和 REFCAPB 连接在一起, 并通过低等效串联电阻 ESR 的 10 μ F 陶瓷电容将该管脚连接至 AGND, 这些管脚上的电压通常为 4V。
45	REFCAPB	A	
49,51,53,55,57,59,61,63	V1~V8	AI	模拟输入管脚。该管脚为单端模拟输入, 它的模拟输入范围由 RANGE 管脚决定。
50,52,54,56,58,60,62,64	V1GND~V8GND	GND	模拟输入接地管脚。所有模拟输入接地管脚都应当连接至系统 AGND 平面。

封装及订购信息

封装方式

CM2348 采用 LQFP64 封装。

产品外形图



标识	尺寸 (毫米)		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	0.10	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	0.22	0.26
b1	0.17	0.20	0.23
c	0.13	0.15	0.17
c1	0.12	0.13	0.14
D	11.80	12.00	12.20
D1	9.90	10.00	10.10
E	11.80	12.00	12.20
E1	9.90	10.00	10.10
e	0.50 (BSC)		
eB	11.05	11.15	11.25
L	0.45	0.60	0.75
L1	1.00 (REF)		
θ	0°	3.5°	7°

订购信息

型号	温度范围	封装	包装	包装数量
CM2348-QFPTR	-40°C~125°C	LQFP64	Tray	1600

免责声明

本数据手册按“现状”(AS IS)提供, 所含信息仅供设计参考, 不构成任何明示或暗示的性能、适用性、可靠性或安全性的保证。我司保留随时对产品规格、技术资料及相关手册进行更正的权利。用户应独立负责产品选择、应用设计、功能验证及合规性评估, 确保满足相关法规与安全要求。我司不对应用设计提供支持或承担由此产生的任何责任。

本产品资料不适用于生命支持、植入式医疗设备、军事、航空航天及其他安全关键应用, 除非另有书面协议。在此类应用中使用该产品及资料的风险由用户自行承担。