

SNx4AHC74 具有清零和预设功能的二路上升沿 D 类触发器

1 特性

- 工作范围为 2V 至 5.5V V_{CC}
- 闩锁性能超过 250mA，符合 JESD 17 规范
- ESD 保护性能超过 JESD 22 规范要求
 - 2000V 人体放电模型 (A114-A)
 - 200V 机器放电模型 (A115-A)
 - 1000V 带电器件模型 (C101)

2 应用

- 将瞬时开关转换为拨动开关
- 在控制器复位期间保持信号
- 输入慢速边沿速率信号
- 可在高噪声环境中运行
- 将时钟信号一分为二

3 说明


SNx4AHC74 双路正边沿触发器件是 D 类触发器。

预设 ($\overline{PRE}$) 或清零 ($\overline{CLR}$) 输入端的低电平将会设置或重置输出，而不受其他输入端电平的影响。当 $\overline{PRE}$ 和 $\overline{CLR}$ 处于非活动状态 (高电平) 时，满足设置时间要求的数据 (D) 输入端的数据将在时钟脉冲的上升沿传输到输出端。时钟触发出现在一个特定电压电平上，并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后，可以更改 D 输入端的数据而不影响输出端的电平。

器件信息

器件型号	等级	封装 ⁽¹⁾
SN54AHC74	军用级	FK (LCCC , 20)
		J (CDIP , 14)
		W (CFP , 14)
SN74AHC74	商用级	D (SOIC , 14)
		DB (SSOP , 14)
		DGV (TVSOP , 14)
		N (PDIP , 14)
		NS (SO , 14)
		PW (TSSOP , 14)
		RGY (VQFN , 14)
		BQA (WQFN , 14)

(1) 更多相关信息，请参阅第 11 节。



逻辑图 (正逻辑)



内容

1 特性.....	1	7.1 概述.....	10
2 应用.....	1	7.2 功能方框图.....	10
3 说明.....	1	7.3 器件功能模式.....	10
4 引脚配置和功能.....	3	8 应用和实施.....	11
5 规格.....	5	8.1 应用信息.....	11
5.1 绝对最大额定值.....	5	8.2 典型应用.....	11
5.2 ESD 等级.....	5	8.3 电源相关建议.....	13
5.3 建议的工作条件.....	5	8.4 布局.....	14
5.4 热性能信息 — SN74AHC74.....	6	9 器件和文档支持.....	15
5.5 电气特性.....	6	9.1 文档支持.....	15
5.6 时序要求 — $V_{CC} = 3.3V \pm 0.3V$	6	9.2 接收文档更新通知.....	15
5.7 时序要求 — $V_{CC} = 5V \pm 0.5V$	6	9.3 支持资源.....	15
5.8 开关特性 — $V_{CC} = 3.3V \pm 0.5V$	7	9.4 商标.....	15
5.9 开关特性 — $V_{CC} = 5V \pm 0.5V$	7	9.5 静电放电警告.....	15
5.10 噪声特性.....	7	9.6 术语表.....	15
5.11 工作特性.....	8	10 修订历史记录.....	15
6 参数测量信息.....	9	11 机械、封装和可订购信息.....	15
7 详细说明.....	10		

4 引脚配置和功能




图 4-1. SN54AHC74 J 或 W 封装，14 引脚 CDIP 或 CFP（顶视图）




图 4-2. SN74AHC74 D、DB、DGV、N、NS 或 PW 封装，14 引脚 SOIC、SSOP、TVSOP、PDIP、SO 或 TSSOP（顶视图）





图 4-3. SN74AHC74 RGY 或 BQA 封装，14 引脚 VQFN 或 WQFN，带外露散热焊盘（顶视图）



NC - No internal connection

NC - 无内部连接

图 4-4. SN54AHC74 FK 封装，20 引脚 LCCC（顶视图）

表 4-1. 引脚功能

名称	引脚				类型 ⁽¹⁾	说明
	CDIP 或 CFP	SOIC、SSOP、TVSOP、PDIP、SO 或 TSSOP	VQFN、WQFN	LCCC		
1CLK	3	3	3	4	I	通道 1 时钟，上升沿触发
1 CLR	1	1	1	2	I	通道 1 清零，低电平有效
1D	2	2	2	3	I	通道 1 数据
1 PRE	4	4	4	6	I	通道 1 预设，低电平有效
1Q	5	5	5	8	O	通道 1 输出
1 $\bar{Q}$	6	6	6	9	O	通道 1 反相输出
2CLK	11	11	11	16	I	通道 2 时钟，上升沿触发
2 CLR	13	13	13	19	I	通道 2 清零，低电平有效
2D	12	12	12	18	I	通道 2 数据
2 PRE	10	10	10	14	I	通道 2 预设，低电平有效
2Q	9	9	9	13	O	通道 2 输出
2 $\bar{Q}$	8	8	8	12	O	通道 2 反相输出
GND	7	7	7	10	—	接地
NC	—	—	—	1、5、7、11、15、17	—	无内部连接
V _{CC}	14	14	14	20		正电源
散热焊盘					—	散热焊盘

(1) I = 输入，O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V_{CC}	电源电压	-0.5	7	V
V_I ⁽²⁾	输入电压	-0.5	7	V
V_O ⁽²⁾	输出电压	-0.5	$V_{CC}+0.5$	V
I_{IK}	输入钳位电流	$(V_I < 0)$		mA
I_{OK}	输出钳位电流	$(V_O < 0 \text{ 或 } V_O > V_{CC})$		mA
I_O	持续输出电流	$(V_O = 0 \text{ 至 } V_{CC})$		mA
通过 V_{CC} 或 GND 的持续电流		-50	50	mA
T_{stg}	贮存温度	-65	150	°C

- (1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1000

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

5.3 建议的工作条件

在自然通风条件下的工作温度范围内测得 (除非另外注明) ⁽¹⁾

		SN54AHC74		SN74AHC74		单位
		最小值	最大值	最小值	最大值	
V_{CC}	电源电压	2	5.5	2	5.5	V
V_{IH}	高电平输入电压	$V_{CC} = 2V$	1.5	1.5		V
		$V_{CC} = 3V$	2.1	2.1		
		$V_{CC} = 5.5V$	3.85	3.85		
V_{IL}	低电平输入电压	$V_{CC} = 2V$	0.5	0.5		V
		$V_{CC} = 3V$	0.9	0.9		
		$V_{CC} = 5.5V$	1.65	1.65		
V_I	输入电压	0	5.5	0	5.5	V
V_O	输出电压	0	V_{CC}	0	V_{CC}	V
I_{OH}	高电平输出电流	$V_{CC} = 2V$	-50	-50		μA
		$V_{CC}=3.3V\pm0.3V$	-4	-4		mA
		$V_{CC}=5V\pm0.5V$	-8	-8		
I_{OL}	低电平输出电流	$V_{CC} = 2V$	50	50		μA
		$V_{CC}=3.3V\pm0.3V$	4	4		mA
		$V_{CC}=5V\pm0.5V$	8	8		
$\Delta t / \Delta v$	输入转换上升或下降速率	$V_{CC}=3.3V\pm0.3V$	100	100		ns/V
		$V_{CC}=5V\pm0.5V$	20	20		
T_A	自然通风条件下的工作温度范围	-55	125	-40	125	°C

- (1) 器件所有的未使用输入必须被保持在 V_{CC} 或 GND 以确保器件正常运行。请参阅 CMOS 输入缓慢变化或悬空的影响, SCBA004。

5.4 热性能信息 — SN74AHC74

热指标 ⁽¹⁾		SNx4AHC74							单位	
		D (SOIC)	DB (SSOP)	DGV (TVSO P)	N (PDIP)	NS (SO)	PW (TSSOP)	RGY (VQFN)		BQA (WQFN)
		14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚		14 引脚
R _{θJA}	结至环境热阻	124.5	96	127	80	76	147.7	87.1	88.3	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

在推荐的自然通风条件下的工作温度范围（除非另外注明）

参数	测试条件	V _{CC}	T _A = 25°C			- 55°C 至 +125°C SN54AHC74		- 40°C 至 +85°C SN74AHC74		- 40°C 至 +125°C SN74AHC74		单位
			最小值	典型值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
V _{OH}	I _{OH} = -50μA	2V	1.9	2		1.9		1.9		1.9		V
		3V	2.9	3		2.9		2.9		2.9		
		4.5V	4.4	4.5		4.4		4.4		4.4		
	I _{OH} = -4mA	3V	2.58			2.48		2.48		2.48		
	I _{OH} = - 8mA	4.5V	3.94			3.8		3.8		3.8		
V _{OL}	I _{OL} = 50μA	2V			0.1		0.1		0.1		0.1	V
		3V			0.1		0.1		0.1		0.1	
		4.5V			0.1		0.1		0.1		0.1	
	I _{OL} = 4mA	3V			0.36		0.5		0.44		0.5	
	I _{OH} = 8mA	4.5V			0.36		0.5		0.44		0.5	
I _I	V _I = 5.5V 或 GND	0V 至 5.5V			±0.1		±1 ⁽¹⁾		±1		±1	μA
I _{CC}	V _I = V _{CC} 或 GND , I _O = 0	5.5V			2		20		20		20	μA
C _i	V _I = V _{CC} 或 GND	5V			2	10			10			pF

(1) 对于符合 MIL-PRF-38535 标准的产品，此参数未经量产测试（在 V_{CC} = 0V 时）。

5.6 时序要求 — V_{CC} = 3.3V ± 0.3V

在推荐的自然通风条件下的工作温度范围（除非另外注明）

			T _A = 25°C		SN54AHC74		- 40°C 至 +85°C SN74AHC74		- 40°C 至 +125°C SN74AHC74		单位
			最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
t _w	脉冲持续时间	PRE 或 CLR 为低电平	6		7		7		7		ns
		CLK	6		7		7		7		
t _{su}	CLK ↑ 前的建立时间	数据	6		7		7		7		ns
		PRE 或 CLR 处于非活动状态	5		5		5		5		
t _h	保持时间，CLK ↑ 后的数据		0.5		0.5		0.5		0.5		ns

5.7 时序要求 — V_{CC} = 5V ± 0.5V

在推荐的自然通风条件下的工作温度范围（除非另外注明）

			T _A = 25°C		SN54AHC74		- 40°C 至 +85°C SN74AHC74		- 40°C 至 +125°C SN74AHC74		单位
			最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
t _w	脉冲持续时间	PRE 或 CLR 为低电平	5		5		5		5		ns
		CLK	5		5		5		5		

在推荐的自然通风条件下的工作温度范围 (除非另外注明)

		T _A = 25°C		SN54AHC74		- 40°C 至 +85°C SN74AHC74		- 40°C 至 +125°C SN74AHC74		单位
		最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
t _{su}	CLK ↑ 前的建立时间	数据		5		5		5		ns
	PRE 或 CLR 处于非活动状态	3		3		3		3		
t _h	保持时间，CLK ↑ 后的数据	0.5		0.5		0.5		0.5		ns

5.8 开关特性 — $V_{CC} = 3.3\text{V} \pm 0.5\text{V}$

在推荐的自然通风条件下的工作温度范围 (除非另外注明)

参数	从 (输入)	到 (输出)	负载 电容	$T_A = 25^{\circ}\text{C}$			SN54AHC74		- 40°C 至 +85°C SN74AHC74		- 40°C 至 +125°C SN74AHC74		单位
				最小值	典型值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
f_{max}			$C_L = 15\text{pF}$	80 ⁽¹⁾	125 ⁽¹⁾		70 ⁽¹⁾		70		70		MHz
			$C_L = 50\text{pF}$	50	75		45		45		45		
t_{PLH}	PRE 或 CLR	Q 或 $\bar{Q}$	$C_L = 15\text{pF}$	7.6 ⁽¹⁾	12.3 ⁽¹⁾		1 ⁽¹⁾	14.5 ⁽¹⁾	1	14.5	1	14.5	ns
t_{PHL}				7.6	12.3		1 ⁽¹⁾	14.5 ⁽¹⁾	1	14.5	1	14.5	
t_{PLH}	CLK	Q 或 $\bar{Q}$	$C_L = 15\text{pF}$	6.7	11.9		1 ⁽¹⁾	14 ⁽¹⁾	1	14	1	14	ns
t_{PHL}				6.7	11.9		1 ⁽¹⁾	14 ⁽¹⁾	1	14	1	14	
t_{PLH}	PRE 或 CLR	Q 或 $\bar{Q}$	$C_L = 50\text{pF}$	10.1	15.8		1	18	1	18	1	18	ns
t_{PHL}				10.1	15.8		1	18	1	18	1	18	
t_{PLH}	CLK	Q 或 $\bar{Q}$	$C_L = 50\text{pF}$	9.2	15.4		1	17.5	1	17.5	1	17.5	ns
t_{PHL}				9.2	15.4		1	17.5	1	17.5	1	17.5	

(1) 对于符合 MIL-PRF-38535 标准的产品, 此参数未经量产测试。

5.9 开关特性 — $V_{CC} = 5\text{V} \pm 0.5\text{V}$

在推荐的自然通风条件下的工作温度范围 (除非另外注明)

参数	从 (输入)	到 (输出)	负载 电容	$T_A = 25^{\circ}\text{C}$			SN54AHC74		- 40°C 至 +85°C SN74AHC74		- 40°C 至 +125°C SN74AHC74		单位
				最小值	典型值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	
f_{max}			$C_L = 15\text{pF}$	130 ⁽¹⁾	170 ⁽¹⁾		110 ⁽¹⁾		110		110		MHz
			$C_L = 50\text{pF}$	90	115		75		75		75		
t_{PLH}	PRE 或 CLR	Q 或 $\bar{Q}$	$C_L = 15\text{pF}$	4.8 ⁽¹⁾	7.7 ⁽¹⁾		1 ⁽¹⁾	9 ⁽¹⁾	1	9	1	9	ns
t_{PHL}				4.8 ⁽¹⁾	7.7 ⁽¹⁾		1 ⁽¹⁾	9 ⁽¹⁾	1	9	1	9	
t_{PLH}	CLK	Q 或 $\bar{Q}$	$C_L = 15\text{pF}$	4.6 ⁽¹⁾	7.3 ⁽¹⁾		1 ⁽¹⁾	8.5 ⁽¹⁾	1	8.5	1	8.5	ns
t_{PHL}				4.6 ⁽¹⁾	7.3 ⁽¹⁾		1 ⁽¹⁾	8.5 ⁽¹⁾	1	8.5	1	8.5	
t_{PLH}	PRE 或 CLR	Q 或 $\bar{Q}$	$C_L = 50\text{pF}$	6.3	9.7		1	11	1	11	1	11	ns
t_{PHL}				6.3	9.7		1	11	1	11	1	11	
t_{PLH}	CLK	Q 或 $\bar{Q}$	$C_L = 50\text{pF}$	6.1	9.3		1	10.5	1	10.5	1	10.5	ns
t_{PHL}				6.1	9.3		1	10.5	1	10.5	1	10.5	

(1) 对于符合 MIL-PRF-38535 标准的产品, 此参数未经量产测试。

5.10 噪声特性

$V_{CC} = 5\text{V}$, $C_L = 50\text{pF}$, $T_A = 25^{\circ}\text{C}$ (请参阅⁽¹⁾)

参数			SN74AHC74		单位
			最小值	最大值	
$V_{OL(P)}$	安静输出, 最大动态 V_{OL}		0.8		V
$V_{OL(V)}$	安静输出, 最小动态 V_{OL}		-0.8		V

$V_{CC} = 5V$, $C_L = 50pF$, $T_A = 25^{\circ}C$ (请参阅⁽¹⁾)

参数	SN74AHC74		单位
	最小值	最大值	
$V_{OH(V)}$ 安静输出, 最小动态 V_{OH}	4.7		V
$V_{IH(D)}$ 高电平动态输入电压	3.5		V
$V_{IL(D)}$ 低电平动态输入电压		1.5	V


(1) 特性仅适用于表面贴装封装。

5.11 工作特性

$V_{CC} = 5V$, $T_A = 25^{\circ}C$

参数	测试条件	典型值	单位
C_{pd} 功率耗散电容	无负载, $f = 1MHz$	32	pF

6 参数测量信息



- NOTES: A. C_L includes probe and jig capacitance.
 B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
 C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 1\text{ MHz}$, $Z_O = 50\ \Omega$, $t_r \leq 3\text{ ns}$, $t_f \leq 3\text{ ns}$.
 D. The outputs are measured one at a time with one input transition per measurement.
 E. All parameters and waveforms are not applicable to all devices.

图 6-1. 负载电路和电压波形

7 详细说明

7.1 概述

SNx4AHC74 双路正边沿触发器件是 D 类触发器。

预设 ($\overline{\text{PRE}}$) 或清零 ($\overline{\text{CLR}}$) 输入端的低电平会设置或复位输出，不受其他输入端的电平的影响。当 $\overline{\text{PRE}}$ 和 $\overline{\text{CLR}}$ 处于非活动状态 (高电平) 时，数据 (D) 输入处满足设置时间要求的数据将传输到时钟脉冲正向缘上的输出处。时钟触发出现在一个特定电压电路上，并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后，可以更改 D 输入端的数据而不影响输出端的电平。

7.2 功能方框图




图 7-1. SNx4AHC74 的一个通道的逻辑图 (正逻辑)

7.3 器件功能模式

表 7-1 展示了每个输入和输出的功能表。

表 7-1. 功能表 (每个触发器)

输入				输出	
PRE	CLR	CLK	D	Q	$\overline{\text{Q}}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H ⁽¹⁾	H ⁽¹⁾
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	$\overline{\text{Q}}_0$

(1) 该配置不稳定；也就是说，当 $\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$ 恢复到其未活动 (高) 电平时，该配置不会持续存在。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

拨动开关通常尺寸较大、机械结构复杂且成本相对昂贵。最好改用瞬时开关，因为此类开关具有尺寸较小、机械结构简单且成本较低的优点。某些系统需要拨动开关的功能，但空间或成本受限，因此必须改用瞬时开关。外部施密特触发缓冲器用于消除 (CLK) 和 (D) 输入中的噪声输入。

如果 SNx4AHC74 的数据输入 (D) 连接到反相输出 ($\bar{Q}$)，则每个时钟脉冲将使输出 (Q) 的值发生切换。瞬时开关可以去除抖动，并直接连接到时钟输入 (CLK) 以切换输出。

8.2 典型应用




图 8-1. 典型应用框图

8.2.1 设计要求

8.2.1.1 输入注意事项

输入信号必须超过 $V_{IL(max)}$ 才能被视为逻辑低电平，超过 $V_{IH(min)}$ 才能被视为逻辑高电平。不要超过绝对最大额定值中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SNx4AHC74 的漏电流（如电气特性中所规定）以及所需输入转换率会限制电阻大小。由于这些因素，通常使用 $10k\Omega$ 的电阻值。

SNx4AHC74 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如建议运行条件表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

有关此器件的输入的附加信息，请参阅特性描述部分。

8.2.1.2 输出注意事项

正电源电压用于产生输出高电平电压。根据 *电气特性* 中 V_{OH} 规范的规定，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电平电压。根据 *电气特性* 中 V_{OL} 规范的规定，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的附加信息，请参阅 *特性描述* 部分。

8.2.1.3 电源注意事项

确保所需电源电压在 *建议的工作条件* 中规定的范围内。电源电压按照 *电气特性* 部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SNx4AHC74 所有输出端拉出的总电流加上最大静态电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 SNx4AHC74 所有输出端灌入的总电流加上最大电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SNx4AHC74 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SNx4AHC74 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载，输出电压和电流在 *电气特性* 表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 应用手册中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 应用手册中提供的信息计算热增量。

小心


绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

8.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。布局部分中展示了示例布局。
2. 确保输出端的容性负载 $\leq 50\text{pF}$ 。这不是硬性限制；但是，根据设计，该限制将优化性能。这可以通过从 SNx4AHC74 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于 $(V_{CC}/I_{O(max)}) \Omega$ 。这可防止超出绝对最大额定值中的最大输出电流。大多数 CMOS 输入具有以 $M\Omega$ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 [CMOS 功耗与 Cpd 计算](#) 中提供的步骤计算功耗和热增量。

8.2.3 应用曲线

图 8-2 举例说明了单次按钮按压反弹并导致输出多次切换。这将导致所需的应用中出现问题。图 8-3 显示了 4 次按钮按压操作，其中添加了去抖电路，用于修复不希望发生的切换问题并确保拨动开关正常工作。



8.3 电源相关建议

电源可以是建议运行条件中最小和最大电源电压额定值之间的任何电压。每个 V_{CC} 端子均应具有一个良好的旁路电容器，以防止功率干扰。建议为该器件使用 $0.1 \mu\text{F}$ 电容。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1 \mu\text{F}$ 和 $1 \mu\text{F}$ 电容器通常并联使用。旁路电容器应安装在尽可能靠近电源端子的位置，以获得更佳效果，如下布局示例所示。

8.4 布局

8.4.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能（例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时）。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或 V_{CC} ，以对逻辑功能更有意义或更方便者为准。

8.4.1.1 布局示例




图 8-4. SNx4AHC74 的布局示例

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[CMOS 功耗与 Cpd 计算](#)
- 德州仪器 (TI)，[慢速或浮点 CMOS 输入的影响](#)
- 德州仪器 (TI)，[标准线性和逻辑 \(SLL\) 封装和器件的热特性](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision M (October 2023) to Revision N (February 2024)	Page
• 更新了 R _{θJA} 值：RGY = 47 至 87.1，所有值均以 °C/W 为单位.....	6

Changes from Revision L (June 2023) to Revision M (October 2023)	Page
• 更新了 R _{θJA} 值：D = 86 至 124.5，PW = 113 至 147.7，所有值均以 °C/W 为单位.....	6

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9686001Q2A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9686001Q2A SNJ54AHC 74FK
5962-9686001QCA	Active	Production	CDIP (J) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QC A SNJ54AHC74J
5962-9686001QDA	Active	Production	CFP (W) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QD A SNJ54AHC74W
SN74AHC74BQAR	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74BQAR.A	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74D	Obsolete	Production	SOIC (D) 14	-	-	Call TI	Call TI	-40 to 125	AHC74
SN74AHC74DBR	Active	Production	SSOP (DB) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DBR.A	Active	Production	SSOP (DB) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DGVR	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DGVR.A	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DR	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DR.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DR.B	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DRG4	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DRG4.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74N	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC74N
SN74AHC74N.A	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC74N
SN74AHC74NSR	Active	Production	SOP (NS) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74NSR.A	Active	Production	SOP (NS) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74PW	Obsolete	Production	TSSOP (PW) 14	-	-	Call TI	Call TI	-40 to 125	HA74
SN74AHC74PWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74PWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74PWR.B	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74RGYR	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74AHC74RGYR.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74RGYRG4	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SNJ54AHC74FK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001Q2A SNJ54AHC74FK
SNJ54AHC74FK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001Q2A SNJ54AHC74FK
SNJ54AHC74J	Active	Production	CDIP (J) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QC A SNJ54AHC74J
SNJ54AHC74J.A	Active	Production	CDIP (J) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QC A SNJ54AHC74J
SNJ54AHC74W	Active	Production	CFP (W) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QD A SNJ54AHC74W
SNJ54AHC74W.A	Active	Production	CFP (W) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QD A SNJ54AHC74W

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54AHC74, SN74AHC74 :

- Catalog : [SN74AHC74](#)
- Enhanced Product : [SN74AHC74-EP](#), [SN74AHC74-EP](#)
- Military : [SN54AHC74](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC74BQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
SN74AHC74DBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74AHC74DGVR	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74AHC74DR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74AHC74DRG4	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74AHC74NSR	SOP	NS	14	2000	330.0	16.4	8.1	10.4	2.5	12.0	16.0	Q1
SN74AHC74PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC74RGYR	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC74BQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
SN74AHC74DBR	SSOP	DB	14	2000	353.0	353.0	32.0
SN74AHC74DGVR	TVSOP	DGV	14	2000	353.0	353.0	32.0
SN74AHC74DR	SOIC	D	14	2500	353.0	353.0	32.0
SN74AHC74DRG4	SOIC	D	14	2500	353.0	353.0	32.0
SN74AHC74NSR	SOP	NS	14	2000	353.0	353.0	32.0
SN74AHC74PWR	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC74RGYR	VQFN	RGY	14	3000	360.0	360.0	36.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
5962-9686001Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9686001QDA	W	CFP	14	25	506.98	26.16	6220	NA
SN74AHC74N	N	PDIP	14	25	506	13.97	11230	4.32
SN74AHC74N	N	PDIP	14	25	506	13.97	11230	4.32
SN74AHC74N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74AHC74N.A	N	PDIP	14	25	506	13.97	11230	4.32
SNJ54AHC74FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC74FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC74W	W	CFP	14	25	506.98	26.16	6220	NA
SNJ54AHC74W.A	W	CFP	14	25	506.98	26.16	6220	NA

GENERIC PACKAGE VIEW


RGY 14

VQFN - 1 mm max height



3.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4231541/A



4219040/A 09/2015


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


RGY0014A

VQFN - 1 mm max height


PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



NON SOLDER MASK
DEFINED
(PREFERRED)



SOLDER MASK
DEFINED

SOLDER MASK DETAILS

4219040/A 09/2015

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4219040/A 09/2015

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT


D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


BQA 14


WQFN - 0.8 mm max height

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.






4224636/A 11/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 20X



4224636/A 11/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
88% PRINTED COVERAGE BY AREA
SCALE: 20X

4224636/A 11/2018

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

MECHANICAL DATA

NS (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN



DIM \ PINS **	14	16	20	24
A MAX	10,50	10,50	12,90	15,30
A MIN	9,90	9,90	12,30	14,70

4040062/C 03/03

- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

W (R-GDFP-F14)

CERAMIC DUAL FLATPACK




NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- C. This package can be hermetically sealed with a ceramic lid using glass frit.
- D. Index point is provided on cap for terminal identification only.
- E. Falls within MIL STD 1835 GDFP1-F14



DGV (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

24 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
 D. Falls within JEDEC: 24/48 Pins – MO-153
 14/16/20/56 Pins – MO-194



4220762/A 05/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.

EXAMPLE BOARD LAYOUT



DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220762/A 05/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4229370VA\

J 14

GENERIC PACKAGE VIEW


CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE




Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4040083-5/G

J0014A**PACKAGE OUTLINE****CDIP - 5.08 mm max height**

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

NOTES:


1. All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
5. Falls within MIL-STD-1835 and GDIP1-T14.

EXAMPLE BOARD LAYOUT



J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE
NON-SOLDER MASK DEFINED
SCALE: 5X




4214771/A 05/2017


N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE





PINS ** DIM	14	16	18	20
A MAX	0.775 (19,69)	0.775 (19,69)	0.920 (23,37)	1.060 (26,92)
A MIN	0.745 (18,92)	0.745 (18,92)	0.850 (21,59)	0.940 (23,88)
MS-001 VARIATION	AA	BB	AC	AD



4040049/E 12/2002

NOTES:

- A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
-  Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 The 20 pin end lead shoulder width is a vendor option, either half or full width.



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司