

带保护的数字音频驱动 IC——YD7127

产品概述

YD7127电路是一款高耐压、高速MOSFET栅极驱动器，专为超大输出功率的D类音频功率放大器应用而设计。


该产品具有双向过流检测与保护功能。该保护在没有任何外部采样电阻的情况下，感应负载正、负电流的过电流情况，并提供合适的过电流保护和可编程的复位定时。

该产品内置死区时间控制模块，精确设置MOSFET栅极开关的死区时间，以获得极低的THD和更小的音频输出背景噪声。

主要特点

- 具有相对底线的 PWM 输入，更易实现驱动 D 类功放的半桥架构，输入兼容 3.3 V 或 5V 电平逻辑
- 可编程负载双向过流保护，具有自复位功能
- 可编程预设死区时间，提高 THD 性能
- 具有防开启期间和关闭期间的“咔哒”声
- 较好的背景噪声抑制
- 额定电压±100 V，输出功率超过 500 W
- 工作频率最高可达 800 kHz
- 驱动级输出电流能力 $I_{o+/-}=1.0A/1.5A$
- 双列 16 脚塑料封装(SOP16)
- 符合 RoHS

引脚排列

		SOP16	
VAA	1	16	CSH
CSD	2	15	VB
IN	3	14	HO
VSS	4	13	VS
NC	5	12	NC
VREF	6	11	VCC
OCSET	7	10	LO
DT	8	9	COM

典型应用

- 家庭影院系统
- 迷你组件立体声系统
- 动力扬声器系统
- 通用音频功率放大器


引出端功能

序号	符号	功能描述	序号	符号	功能描述
1	VAA	输入级正电源	9	COM	下桥臂公共端
2	CSD	保护延时设定	10	LO	下桥臂驱动输出
3	IN	PWM 输入	11	VCC	下桥臂电源
4	VSS	输入级负电源	12	NC	空
5	NC	空	13	VS	上桥臂悬浮端
6	VREF	基准电压源	14	HO	上桥臂驱动输出
7	OCSET	过流阈值设定	15	VB	上桥臂自举电源
8	DT	死区调节	16	CSH	上桥臂过流采样

订货信息

产品名	封装形式	打印标记	装料形式	最小包装数
YD7127	SOP16	 YD7127 XXXxX	编带	4K/盘

电路方框图



最大额定值 (无特别说明情况下, $T_A=25^{\circ}\text{C}$)

符号	参数	最小值	最大值	单位
V_B	高端浮动电源电压	-0.3	215	V
V_S	高端浮动电源电压(注 2)	V_B-15	$V_B+0.3$	
V_{HO}	高端浮动输出电压	$V_S-0.3$	$V_B+0.3$	
V_{CSH}	CSH 脚输入电压	$V_S-0.3$	$V_B+0.3$	
V_{CC}	低端固定电源电压(注 2)	-0.3	20	
V_{LO}	低端输出电压	-0.3	$V_{CC}+0.3$	
V_{AA}	浮动输入电源电压	-0.3	210	
V_{SS}	浮动输入电源电压(注 2)	(See I_{AAZ})	$V_{AA}+0.3$	
V_{IN}	PWM 输入电压	$V_{SS}-0.3$	$V_{AA}+0.3$	
V_{CSD}	CSD 脚输入电压	$V_{SS}-0.3$	$V_{AA}+0.3$	
V_{DT}	DT 脚输入电压	-0.3	$V_{CC}+0.3$	
V_{OCSET}	OCSET 脚输入电压	-0.3	$V_{CC}+0.3$	
V_{REF}	VREF 脚电压	-0.3	$V_{CC}+0.3$	
I_{AAZ}	V_{AA} 浮动输入钳位电流(注 2)	-	10	mA

I_{CCZ}	VCC 低端输入钳位电流(注 2)	-	10	
I_{BSZ}	VB 浮动输入钳位电流(注 2)	-	10	
I_{OREF}	VREF 参考端输出电流	-	5	
dV_S/dt	VS 允许的电压变化斜率	-	50	V/ns
dV_{SS}/dt	VSS 允许的电压变化斜率(注 3)	-	50	
dV_{SS}/dt	上电时 VSS 允许的电压变化斜率(注 4)	-	50	V/ms
P_D	最大功耗	-	1.0	W
R_{thJA}	热阻		115	°C/W
T_J	结温		150	°C
T_S	储存温度	-55	150	
T_L	焊接温度(焊接, 10 秒)		300	

注意: (1) 如果器件运行条件超过上述各项最大额定值, 可能对器件造成永久性损坏。上述参数仅是运行条件的极大值, 我们不建议器件在该规范范围外运行。如果器件长时间工作在最大极限条件下, 其稳定性可能会受到影响。

(2) $V_{AA}-V_{SS}$, $V_{CC}-COM$ 和 V_B-V_S 包含内部的分流用齐纳二极管。请注意这些电压值会受到钳位电流的限制。

(3) 对于 10V 阶跃信号的上升沿和下降沿, $V_{SS}=15V\sim 200V$ 。

(4) V_{SS} 从 0V 上升到 200V。

推荐工作条件 (无特别说明情况下, 下表中 V_S 及 COM 偏置的额定值是在 $I_{DD}=5mA$, $V_{CC}=12V$, $V_B-V_S=12V$ 条件下测得, $T_A=25^\circ C$)

符号	参数	最小值	最大值	单位
V_B	高端浮动电源额定电压	V_S+10	V_S+14	V
V_S	高端浮动电源偏置电压	注1	200	
I_{AAZ}	浮动输入电源箝位电流	1	5	mA
V_{SS}	浮动输入额定电压	0	100	V
V_{HO}	高端浮动输出电压	V_S	V_B	
V_{CC}	低端额定电源电压	10	15	
V_{LO}	低端输出电压	0	V_{CC}	
V_{IN}	PWM 输入电压	V_{SS}	V_{AA}	
V_{CSD}	CSD 脚输入电压	V_{SS}	V_{AA}	
V_{DT}	DT 脚输入电压	0	V_{CC}	
I_{OREF}	VREF 参考输出电流-COM 脚 (注 2)	0.3	0.8	mA
V_{OCSET}	OCSET 脚输入电压	0.5	5	V
T_A	环境温度	-40	125	°C

注 1: V_S 端电平可从 -5 ~ +200V 变化、实际工作状态从 -5 V ~ $-V_{BS}$ 间。

注 2: VREF 参考电压 5V, 当 VREF 外接 6.3k~16.7k Ω 时、 I_{OREF} 从 0.3~0.8mA 变化。

电气参数（无特别说明情况下， $V_{CC}, V_{BS}=12V, I_{AA}=5mA, V_{SS}=V_S=COM=0V, C_L=1nF$ 以及 $T_A=25^\circ C$ ）

符号	参数	最小值	典型值	最大值	单位	测试条件
低端电源						
UV_{CC+}	V_{CC} 输入 UVLO 正阈值	8.4	8.9	9.4	V	
UV_{CC-}	V_{CC} 输入 UVLO 负阈值	8.0	8.5	9.0		
I_{QCC}	低端静态电流	-	2.5	-	mA	$V_{DT}=V_{CC}$
V_{CLAMPL}	低端钳位电压	-	20	-	V	$I_{CC}=5mA$
高端浮动电源						
UV_{BS+}	高端 UVLO 正阈值	8.0	8.5	9.0	V	
UV_{BS-}	高端 UVLO 负阈值	7.7	8.2	8.7		
I_{QBS}	高端静态电流	-	0.8	-	mA	
I_{LKH}	高端到低端漏电流	-	-	50	μA	$V_B=V_S=200V$
V_{CLAMPH}	高端钳位电压	-	15	-	V	$I_{BS}=5mA$
浮动输入电源						
U_{VAA+}	V_{AA} 输入 UVLO 正阈值	8.2	8.7	9.2	V	$V_{SS}=0V$
U_{VAA-}	V_{AA} 输入 UVLO 负阈值	7.7	8.2	8.7		$V_{SS}=0V$
I_{QAA}	V_{AA} 输入静态电流	-	0.5	-	mA	$V_{AA}=9.5V+V_{SS}$
V_{CLAMPM}	V_{AA} 输入钳位电压	-	10	-	V	$I_{DD}=5mA$
I_{LKM}	V_{AA} 浮动输入端到低端漏电流	-	-	50	μA	$V_{AA}=V_{SS}=200V$
浮动 PWM 输入						
V_{IH}	逻辑高输入阈值电压	-	1.9	-	V	
V_{IL}	逻辑低输入阈值电压	-	1.9	-		
I_{IN+}	逻辑“1”输入偏置电流	-	-	40	μA	$V_{IN}=3.3V$
I_{IN-}	逻辑“0”输入偏置电流	-	-	1		$V_{IN}=V_{SS}$

保护						
V_{REF}	基准输出电压	-	5.1	-	V	$I_{OREF}=0.5mA$
V_{thOCL}	低端 OC 阈值	-	1.2	-		$OCSET=1.2V, Fig.3$
V_{thOCH}	VCSH 的高端 OC 阈值	$1.1+V_S$	$1.2+V_S$	$1.3+V_S$		$V_S=200V, Fig. 4$
V_{th1}	CSD 脚关闭阈值	$0.62*V_{AA}$	$0.70*V_{AA}$	$0.78*V_{AA}$		$V_{SS}=0V$
V_{th2}	CSD 脚自复位阈值	$0.26*V_{AA}$	$0.30*V_{AA}$	$0.34*V_{AA}$		$V_{SS}=0V$
I_{CSD+}	CSD 脚放电电流	70	100	130	uA	$V_{CSD}=V_{SS}+5V$
I_{CSD-}	CSD 脚充电电流	70	100	130		$V_{CSD}=V_{SS}+5V$
t_{SD}	$V_{CS} > V_{SS}+V_{thOCH}$ 关闭传播延迟时间	-	-	250	ns	Fig.2
t_{OCL}	$V_S > V_{thOCL}$ 关闭 传播延迟时间	-	-	500		Fig.3
t_{OCH}	$V_{CSH} > V_{thOCH}$ 关闭 传播延迟时间	-	-	500		Fig.4
栅极驱动						
I_{o+}	输出高短路电流	-	1.0	-	A	$V_o=0V, PW<10\mu s$
I_{o-}	输出低短路电流	-	1.5	-		$V_o=12V, PW<10\mu s$
V_{OL}	低电平输出电压 LO-COM, HO-VS	-	-	0.1	V	$I_o=0A$
V_{OH}	高电平输出电压 VCC-LO, VB-HO	-	-	1.4	V	
t_r	开启上升时间	-	15	-	ns	
t_f	关闭下降时间	-	12	-		
t_{on}	高端和低端开启传播延迟, 浮动输入	-	110	-		$V_{DT}=V_{CC}$
t_{off}	高端和低端关闭传播延迟, 浮动输入	-	95	-		$V_{DT}=V_{CC}$
DT1	死区时间: LO 关闭到 HO 打开以及 HO 关闭到 LO 打开	5	15	25		$V_{DT}>V_{DT1}, V_{SS}=COM$ Fig.1
DT2		15	25	35		$V_{DT1}>V_{DT}>V_{DT2}, V_{SS}=COM$ Fig.1
DT3		20	35	50		$V_{DT2}>V_{DT}>V_{DT3}, V_{SS}=COM$ Fig.1

DT4		50	80	110		$V_{DT3} > V_{DT} > V_{DT4}, V_{SS} = COM$ Fig.1
V_{DT1}	DT 模式选择阈值 1	$0.51 * V_{CC}$	$0.57 * V_{CC}$	$0.63 * V_{CC}$	V	
V_{DT2}	DT 模式选择阈值 2	$0.32 * V_{CC}$	$0.36 * V_{CC}$	$0.40 * V_{CC}$		
V_{DT3}	DT 模式选择阈值 3	$0.21 * V_{CC}$	$0.23 * V_{CC}$	$0.25 * V_{CC}$		




Fig.1 COMP 到 LO 和 HO 延时




Fig.2 CSD 保护延时




Fig.3 $V_S > V_{thOCL}$ 保护延时






Fig.4 $V_{CSH} > V_{thOCH}$ 保护延时

应用电路



封装外形图和尺寸

SOP16



SYMBOL	mm	
	min	max
A		1.75
A1	0.05	0.23
A2	1.30	1.50
b	0.35	0.45
c	0.18	0.25
D	9.70	10.10
E	5.80	6.20
E1	3.70	4.10
e	1.27BSC	
L	0.50	0.80
L1	1.05BSC	

注意事项

无锡友达电子有限公司保留在任何时间做出更正、修改、增强、改进自己产品和服务的权利，并可在未经通知的情况下停止任何产品或服务。客户应该在下单前获取最新的相关信息，并确认这些信息是最新和完整的。

友达电子对客户使用本产品的设计方案不承担任何责任，客户需对他们的产品负责。为了将客户产品相关风险降到最低，客户应该提供足够的安全工作区域。

在转售本公司产品和服务过程中，若有任何明示或暗示超出本公司承诺的陈述，本公司对此类陈述不承担任何责任。