

基于**ARM® 32位Cortex®-M4**微控制器，配有**64 K字节到256 K字节闪存、sLib、15个定时器、1个ADC、18个通信接口（CAN和OTGFS）**

功能

- **内核：带有FPU的ARM® 32位Cortex®-M4 CPU**
 - 最高150 MHz工作频率，带存储器保护单元（MPU），内建单周期乘法和硬件除法
 - 内建浮点运算（FPU）
 - 具有DSP指令集
- **存储器**
 - 64 K字节到256 K字节的闪存存储器
 - 20 K字节的启动程序代码区作启动加载程序（Bootloader）用，可一次性配置成一般用户区
 - sLib：将指定之主存储区设为执行代码安全库区，此区代码仅能调用无法读取
 - 高达48 K字节的SRAM
 - 具有16位数据总线的外部存储器控制器（XMC）：支持总线复用PSRAM和NOR存储器
- **XMC作为LCD并口，兼容8080/6800模式**
- **电源控制（PWC）**
 - 2.4V至3.6V供电
 - 上电复位（POR）、低电压复位（LVR）、电源电压监测器（PVM）
 - 低功耗模式：睡眠、深睡眠、和待机
 - 20个32位的电池供电寄存器（BPR）
- **时钟和复位管理（CRM）**
 - 4至25 MHz晶体振荡器（HEXT）
 - 内置经出厂调校的48 MHz高速时钟（HICK），25 °C达1 %精度，-40 °C至+105 °C达2.5 %精度，带自动时钟校准（ACC）功能
 - 32 kHz晶振（LEXT）
 - 低速内部时钟（LICK）
- **模拟模块**
 - 1个12位5.33 MSPS A/D转换器，多达24个外部输入通道；分辨率12/10/8/6位可调；硬件过采样最高达16位分辨率
 - 温度传感器（V_{TS}）和内部参考电压（V_{INTRV}）
 - 2个12位D/A转换器
- **DMA：14通道DMA控制器**
- **多达87个快速GPIO端口**
 - 所有GPIO口可以映像到16个外部中断（EXINT）
 - 几乎所有GPIO口可容忍5V输入信号
- **多达15个定时器（TMR）**
 - 1个16位7通道高级定时器，包括3对互补通道PWM输出，带死区控制和紧急停止功能
 - 多达8个16位和1个32位通用定时器，每个定时器最长达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入
 - 2个16位基本定时器
 - 2个看门狗定时器（一般型WDT和窗口型WWDT）
 - 系统滴答定时器：24位递减计数器
- **ERTC：增强型RTC，具有自动唤醒、闹钟、亚秒级精度、及硬件日历，带校准功能**
- **多达18个通信接口**
 - 3个I²C接口，支持SMBus/PMBus
 - 3个SPI接口（36 M位/秒），均可复用为半双工I²S接口；任意2个半双工I²S可以组合为1个全双工I²S
 - 8个USART接口；支持主同步SPI和调制解调器控制；具有ISO7816接口、LIN、IrDA、和RS485驱动使能；支持TX/RX可配置引脚互换
 - 2个CAN接口（2.0B主动），每个CAN内置256字节的专用缓存
 - USB OTG全速控制器含片上PHY，内置1280字节的专用缓存，设备模式时支持无晶振（Crystal-less）
 - 红外发射器（IRTMR）
- **CRC计算单元**
- **96位的芯片唯一码（UID）**
- **调试模式**
 - 串行线调试（SWD）和JTAG接口
- **温度范围：-40至+105 °C**

■ 封装

- LQFP100 14 x 14 mm
- LQFP64 10 x 10 mm
- LQFP64 7 x 7 mm
- LQFP48 7 x 7 mm
- QFN48 6 x 6 mm
- QFN36 6 x 6 mm
- QFN32 4 x 4 mm

表 1. AT32F423 选型列表

闪存存储器	型号
256 K字节	AT32F423VCT7, AT32F423RCT7, AT32F423RCT7-7, AT32F423CCT7, AT32F423CCU7, AT32F423TCU7, AT32F423KCU7-4
128 K字节	AT32F423VBT7, AT32F423RBT7, AT32F423RBT7-7, AT32F423CBT7, AT32F423CBU7, AT32F423TBU7, AT32F423KBU7-4
64 K字节	AT32F423V8T7, AT32F423R8T7, AT32F423R8T7-7, AT32F423C8T7, AT32F423C8U7, AT32F423T8U7, AT32F423K8U7-4

目录

1	规格说明	10
2	功能简介	13
2.1	ARM®Cortex®-M4 和 FPU	13
2.2	存储器	13
2.2.1	闪存存储器（Flash）	13
2.2.2	存储器保护单元（MPU）	13
2.2.3	内置随机存取存储器（SRAM）	13
2.2.4	外部存储器控制器（XMC）	13
2.3	中断	13
2.3.1	嵌套的向量式中断控制器（NVIC）	13
2.3.2	外部中断（EXINT）	14
2.4	电源控制（PWC）	14
2.4.1	供电方案	14
2.4.2	复位和电源电压监测器（POR / LVR / PVM）	14
2.4.3	电压调节器（LDO）	14
2.4.4	低功耗模式	14
2.5	启动模式	15
2.6	时钟	16
2.7	通用输入输出（GPIO）	16
2.8	直接存储器访问控制器（DMA）	16
2.9	定时器（TMR）	17
2.9.1	高级定时器（TMR1）	17
2.9.2	通用定时器（TMR2~4 和 TMR9~14）	18
2.9.3	基本定时器（TMR6 和 TMR7）	18
2.9.4	系统滴答定时器（SysTick）	18
2.10	看门狗（WDT）	18
2.11	窗口型看门狗（WWDT）	18
2.12	增强型实时时钟（ERTC）和电池供电寄存器（BPR）	19

2.13	通信接口	19
2.13.1	串行外设接口 (SPI)	19
2.13.2	内部集成音频接口 (I ² S)	19
2.13.3	通用同步/异步收发器 (USART)	20
2.13.4	内部集成电路总线 (I ² C)	20
2.13.5	控制器区域网络 (CAN)	20
2.13.6	通用串行总线 On-The-Go 全速 (OTGFS)	20
2.13.7	红外发射器 (IRTMR)	20
2.14	循环冗余校验 (CRC) 计算单元	21
2.15	模拟/数字转换器 (ADC)	21
2.15.1	温度传感器 (V _{TS})	21
2.15.2	内部参考电压 (V _{INTRV})	21
2.16	数字/模拟转换器 (DAC)	22
2.17	串行线 (SWD) / JTAG 调试接口	22
3	引脚功能定义	23
4	电气特性	33
4.1	测试条件	33
4.1.1	最小和最大数值	33
4.1.2	典型数值	33
4.1.3	典型曲线	33
4.1.4	供电方案	33
4.2	绝对最大值	34
4.2.1	额定值	34
4.2.2	电气敏感性	35
4.3	规格	36
4.3.1	通用工作条件	36
4.3.2	上电和掉电时的工作条件	36
4.3.3	内嵌复位和电源控制模块特性	36
4.3.4	存储器特性	38

4.3.5	供电电流特性	38
4.3.6	外部时钟源特性	46
4.3.7	内部时钟源特性	50
4.3.8	PLL 特性	51
4.3.9	低功耗模式唤醒时间	51
4.3.10	EMC 特性	51
4.3.11	GPIO 端口特性	52
4.3.12	NRST 引脚特性	54
4.3.13	XMC 特性	54
4.3.14	TMR 定时器特性	60
4.3.15	SPI / I ² S 接口特性	60
4.3.16	I ² C 接口特性	63
4.3.17	OTGFS 接口特性	64
4.3.18	12 位 ADC 特性	65
4.3.19	内部参照电压 (V _{INTRV}) 特性	68
4.3.20	温度传感器 (V _{TS}) 特性	68
4.3.21	12 位 DAC 特性	69
5	封装数据	71
5.1	LQFP100 – 14 x 14 mm 封装	71
5.2	LQFP64 – 10 x 10 mm 封装	73
5.3	LQFP64 – 7 x 7 mm 封装	75
5.4	LQFP48 – 7 x 7 mm 封装	77
5.5	QFN48 – 6 x 6 mm 封装	79
5.6	QFN36 – 6 x 6 mm 封装	81
5.7	QFN32 – 4 x 4 mm 封装	83
5.8	封装丝印	84
5.9	热特性	85
6	型号说明	86
7	文档版本历史	87

表目录

表 1. AT32F423 选型列表.....	2
表 2. AT32F423 系列器件功能和配置	11
表 3. 启动加载程序（Bootloader）的型号支持和引脚配置.....	15
表 4. 定时器功能比较	17
表 5. AT32F423 系列引脚定义	27
表 6. 电压特性	34
表 7. 电流特性	34
表 8. 温度特性	34
表 9. 静电放电值.....	35
表 10. 静态栓锁值.....	35
表 11. 通用工作条件	36
表 12. 上电和掉电时的工作条件	36
表 13. 内嵌复位和电源管理模块特性	36
表 14. 可编程电压检测器特性	37
表 15. 内部闪存存储器特性	38
表 16. 内部闪存存储器寿命和数据保存期限.....	38
表 17. 运行模式下的典型电流消耗	39
表 18. 睡眠模式下的典型电流消耗	40
表 19. 运行模式下的最大电流消耗	41
表 20. 睡眠模式下的最大电流消耗	42
表 21. 深睡眠和待机模式下的典型和最大电流消耗.....	43
表 22. 内置外设的电流消耗典型值	44
表 23. HEXT 4 ~ 25 MHz 晶振特性.....	46
表 24. 高速外部用户时钟特性	47
表 25. LEXT 32.768 kHz 晶振特性.....	48
表 26. 低速外部用户时钟特性	49
表 27. HICK 时钟特性	50
表 28. LICK 时钟特性	50
表 29. PLL 特性	51
表 30. 低功耗模式的唤醒时间	51

表 31. EMS 特性.....	51
表 32. GPIO 静态特性	52
表 33. 输出电压特性	53
表 34. 输入交流特性	53
表 35. NRST 引脚特性	54
表 36. 异步总线复用的 PSRAM/NOR 读操作时序	55
表 37. 异步总线复用的 PSRAM/NOR 写操作时序	56
表 38. 同步总线复用 PSRAM/NOR 读操作时序	58
表 39. 同步总线复用 PSRAM 写操作时序	59
表 40. TMR 定时器特性.....	60
表 41. SPI 特性.....	60
表 42. I ² S 特性.....	62
表 43. OTGFS 启动时间.....	64
表 44. OTGFS 直流特性.....	64
表 45. OTGFS 电气特性.....	64
表 46. ADC 特性	65
表 47. $f_{ADC} = 80\text{ MHz}$ 时的最大 R_{AIN}	66
表 48. ADC 精度	66
表 49. 内置参照电压特性.....	68
表 50. 温度传感器特性	68
表 51. DAC 特性.....	69
表 52. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装数据	72
表 53. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据	74
表 54. LQFP64 – 7 x 7 mm 64 引脚薄型正方扁平封装机械数据	76
表 55. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据	78
表 56. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据	80
表 57. QFN36 – 6 x 6 mm 36 引脚正方扁平无引线封装机械数据	82
表 58. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装机械数据	84
表 59. 封装的热特性	85
表 60. AT32F423 系列型号说明	86
表 61. 文档版本历史	87

图目录

图 1. AT32F423 系列 LQFP100 引脚分布.....	23
图 2. AT32F423 系列 LQFP64 引脚分布.....	24
图 3. AT32F423 系列 LQFP48 引脚分布.....	25
图 4. AT32F423 系列 QFN48 引脚分布	25
图 5. AT32F423 系列 QFN36 引脚分布	26
图 6. AT32F423 系列 QFN32 引脚分布	26
图 7. 供电方案	33
图 8. 上电复位和低电压复位的波形图.....	37
图 9. LDO 在运行模式时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	43
图 10. LDO 在低功耗模式时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	43
图 11. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	44
图 12. 使用 8 MHz 晶振的典型应用.....	46
图 13. 外部高速时钟源的交流时序图	47
图 14. 使用 32.768 kHz 晶振的典型应用	48
图 15. 外部低速时钟源的交流时序图	49
图 16. HICK 时钟精度与温度的对比.....	50
图 17. 建议的 NRST 引脚保护.....	54
图 18. 异步总线复用 PSRAM/NOR 读操作波形.....	55
图 19. 异步总线复用 PSRAM/NOR 写操作波形.....	56
图 20. 同步总线复用 PSRAM/NOR 读操作波形.....	58
图 21. 同步总线复用 PSRAM 写操作波形.....	59
图 22. SPI 时序图 – 从模式和 CPHA = 0.....	61
图 23. SPI 时序图 – 从模式和 CPHA = 1.....	61
图 24. SPI 时序图 – 主模式	61
图 25. I ² S 从模式时序图（Philips 协议）	62
图 26. I ² S 主模式时序图（Philips 协议）	63
图 27. OTGFS 时序：数据信号上升和下降时间定义.....	64
图 28. ADC 精度特性.....	67
图 29. 使用 ADC 典型的连接图	67
图 30. 供电电源和参考电源去耦线路（具有外部 V_{REF+} 引脚封装）	67

图 31. 供电电源去耦线路（无外部 V_{REF+} 引脚封装）	68
图 32. V_{TS} 对温度理想曲线图	69
图 33. LQFP100 – 14 x 14 mm 100 脚薄型正方扁平封装图.....	71
图 34. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图	73
图 35. LQFP64 – 7 x 7 mm 64 引脚薄型正方扁平封装图	75
图 36. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图	77
图 37. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图	79
图 38. QFN36 – 6 x 6 mm 36 引脚正方扁平无引线封装图	81
图 39. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装图	83
图 40. 丝印示意图.....	84

1 规格说明

AT32F423系列微控制器基于高性能的ARM®Cortex®-M4 32位的RISC内核，最高工作频率达到150 MHz，Cortex®-M4内核带有单精度浮点运算单元（FPU），支持所有ARM®单精度数据处理指令和数据类型。它还具有一组DSP指令和提高应用安全性的一个存储器保护单元（MPU）。

AT32F423系列产品内置高速嵌入式存储器（高达256 K字节的闪存和48 K字节的SRAM），丰富的增强GPIO端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受sLib保护，成为执行代码安全库区。另外AT32F423系列产品包含高阶的存储器扩展：1个外部存储器控制器（XMC）。

AT32F423系列产品包含1个12位的ADC、2个12位的DAC、8个16位和1个32位通用定时器、2个基本定时器和1个高级定时器，还包含标准和先进的通信接口：多达3个I²C接口、3个SPI接口（复用为I²S接口）、8个USART接口、2个CAN接口、1个OTGFS接口、和1个红外发射器。

AT32F423系列产品工作于-40 °C至+105 °C的温度范围，供电电压2.4 V至3.6 V，省电模式可达到低功耗应用的要求。

AT32F423系列产品提供各种不同封装形式；根据不同的封装形式，其系列产品之间是完全地引脚兼容，软件和功能上也兼容，仅产品中的外设配置不尽相同。

表 2. AT32F423 系列器件功能和配置

型号		AT32F423xxU7-4			AT32F423xxU7			AT32F423xxU7			AT32F423xxT7			AT32F423xxT7-7			AT32F423xxT7			AT32F423xxT7		
		KC	KB	K8	TC	TB	T8	CC	CB	C8	CC	CB	C8	RC	RB	R8	RC	RB	R8	VC	VB	V8
频率 (MHz)		150																				
闪存 (K 字节)		256	128	64	256	128	64	256	128	64	256	128	64	256	128	64	256	128	64	256	128	64
SRAM (K 字节)		48	48	32	48	48	32	48	48	32	48	48	32	48	48	32	48	48	32	48	48	32
XMC		-			-			-			-			1 ⁽¹⁾			1 ⁽¹⁾			1		
定时器	高级	1			1			1			1			1			1			1		
	32 位通用	1			1			1			1			1			1			1		
	16 位通用	8			8			8			8			8			8			8		
	基本	2			2			2			2			2			2			2		
1	SysTick	1			1			1			1			1			1			1		
	WDT	1			1			1			1			1			1			1		
	WWDT	1			1			1			1			1			1			1		
	ERTC	1			1			1			1			1			1			1		
通信接口	I ² C	3			3			3			3			3			3			3		
	SPI ⁽²⁾	3			3			3			3			3			3			3		
	I ² S (半双工) ⁽²⁾⁽³⁾	3			3			3			3			3			3			3		
	USART + UART	4 + 3 ⁽⁴⁾			4 + 3 ⁽⁴⁾			4 + 3 ⁽⁴⁾			4 + 3 ⁽⁴⁾			5 + 3 ⁽⁵⁾			5 + 3 ⁽⁵⁾			8 + 0		
	CAN	2			2			2			2			2			2			2		
	OTGFS	1			1			1			1			1			1			1		
	红外发射器	1			1			1			1			1			1			1		

型号		AT32F423xxU7-4			AT32F423xxU7			AT32F423xxU7			AT32F423xxT7			AT32F423xxT7-7			AT32F423xxT7			AT32F423xxT7		
		KC	KB	K8	TC	TB	T8	CC	CB	C8	CC	CB	C8	RC	RB	R8	RC	RB	R8	VC	VB	V8
模拟	12 位 ADC 转换器/ 外部通道数	1			1			1			1			1			1			1		
		11			11			17			17			23			23			24		
	12 位 DAC 转换器	2			2			2			2			2			2			2		
GPIO		27			29			39			39			53			53			87		
工作温度		-40 °C 至+105 °C																				
封装形式		QFN32 4 x 4 mm			QFN36 6 x 6 mm			QFN48 6 x 6 mm			LQFP48 7 x 7 mm			LQFP64 7 x 7 mm			LQFP64 10 x 10 mm			LQFP100 14 x 14 mm		

- (1) LQFP64封装XMC仅支持推动8位模式LCD屏。
- (2) 半双工I²S和SPI功能复用。
- (3) 任意2个半双工I²S可由硬件组合成1个全双工I²S。
- (4) 48引脚以下封装没有USART8，而USART5/6/7因缺少CK引脚，只能作UART使用。
- (5) 64引脚封装USART5/7/8因缺少CK引脚，只能作UART使用。

2 功能简介

2.1 ARM®Cortex®-M4 和 FPU

ARM®Cortex®-M4是最新一代的嵌入式ARM®处理器，它是一款32位的RISC处理器，具有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。它配有的单精度FPU（浮点单元）可加速浮点运算需求并防止饱和。

2.2 存储器

2.2.1 闪存存储器（Flash）

内置高达256 K字节的闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序区受sLib保护，成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之下，又顾及其客户便于进行二次开发而设计的。

片上另有20 K字节的启动程序代码区，启动加载程序（Bootloader）存放于其中。用户若无启动加载程序使用需求，可一次性将启动程序代码区配置成一般用户程序和数据区使用。

另外片上包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能，其中访问保护有2个级别可配置。

2.2.2 存储器保护单元（MPU）

存储器保护单元（MPU）用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区由最多8个保护区组成，还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。MPU特别适合有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响。它通常是一个RTOS（实时操作系统）。

2.2.3 内置随机存取存储器（SRAM）

高达48 K字节的嵌入式SRAM，CPU能以零等待周期访问（读/写）。

2.2.4 外部存储器控制器（XMC）

AT32F423系列集成了外部存储器控制器模块（XMC）。它具有3个片选输出，支持复用信号的PSRAM和NOR存储器。

主要功能：

- 写入缓存；
- 代码可以在复用信号的PSRAM/NOR片外存储器运行。

XMC也可以配置成与多数图形LCD控制器连接，它支持Intel 8080和Motorola 6800的模式。

2.3 中断

2.3.1 嵌套的向量式中断控制器（NVIC）

AT32F423系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex®-M4内核的可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

2.3.2 外部中断（EXINT）

外部中断（EXINT）与NVIC直接连接，EXINT包含25个边沿检测器，用于产生中断请求。每个中断线都可以独立地配置它的触发事件（上升沿、下降沿、或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。

2.4 电源控制（PWC）

2.4.1 供电方案

- $V_{DD} = 2.4 \sim 3.6 \text{ V}$ ：通过 V_{DD} 引脚为GPIO引脚和内部模块如：调压器（LDO）、ERTC、外部32 kHz晶振（LEXT）和电池供电寄存器（BPR）等供电。
- $V_{DDA} = 2.4 \sim 3.6 \text{ V}$ ：通过 V_{DDA} 引脚为ADC和DAC供电。 V_{DDA} 和 V_{SSA} 必须分别与 V_{DD} 和 V_{SS} 等电位。

2.4.2 复位和电源电压监测器（POR / LVR / PVM）

本产品内部集成了上电复位（POR）和低电压复位（LVR）电路，该电路始终处于工作状态，可使器件在供电超过2.4 V时工作；当 V_{DD} 压降低于规定阈值（ V_{LVR} ）时，置器件于复位状态，而不必使用外部复位电路。

产品中还包含一个电源电压监测器（PVM），它监视 V_{DD} 供电并与阈值 V_{PVM} 比较，当 V_{DD} 下降低于或爬升高于阈值 V_{PVM} 时产生中断。PVM功能需要通过程序开启。

2.4.3 电压调节器（LDO）

LDO有三个操作模式：正常模式、低功耗模式、和关断模式。

- 正常模式：用于正常的运行/睡眠操作并可用于CPU的深睡眠模式；
- 低功耗模式：可用于CPU的深睡眠模式；
- 关断模式：用于CPU的待机模式。LDO的输出为高阻状态，内核电路的供电切断，寄存器和SRAM的内容将丢失。

该LDO在复位后处于正常模式工作状态。

LDO另有输出电压调整功能，除默认的1.2 V外，支持1.3 V和1.0 V软件可调，提供效能及功耗之间最大适应可能。不同LDO电压适应AHB和APB时钟最高频率见表11。使用者须遵照AT32F423系列参考手册进行正确的LDO电压切换与系统时钟设置步骤。

2.4.4 低功耗模式

AT32F423系列产品支持三种低功耗模式。

- 睡眠模式（Sleep）

在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

- 深睡眠模式（Deepsleep）

深睡眠模式下可以实现低功耗，同时保持SRAM和寄存器的内容。此时，LDO供电域中的所有时钟都会停止，PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模式。

可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒，EXINT信号可以是16个外部GPIO口之一、PVM的输出、ERTC闹钟/唤醒/入侵检测/时间戳事件、或OTG的唤醒信号。

● 待机模式（Standby）

在待机模式下可以达到最低的电能消耗。内部的LDO被关闭，因此所有内部LDO供电域的供电被切断。PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后，SRAM和寄存器的内容将消失，但ERTC寄存器和电池供电寄存器的内容仍然保留，待机电路仍工作。

从待机模式退出的条件是：NRST上的外部复位信号、WDT复位、WKUPx引脚上的一个上升边沿或ERTC的闹钟/唤醒/入侵检测/时间戳事件。

注：在进入深睡眠或待机模式时，ERTC对应的时钟不会被停止。WDT视用户系统数据设置决定。

2.5 启动模式

在启动时，通过BOOT0引脚和用户系统数据nBOOT1位设置可以选择三种启动模式中的一种：

- 从用户闪存存储器启动；
- 从启动程序代码区启动；
- 从内部SRAM启动。

启动加载程序（Bootloader）存放于启动程序代码区中，可以通过USART1，USART2，USART3，或OTGFS1对闪存重新编程，其中OTGFS1支持无晶振（crystal-less）操作。表3提供启动加载程序（Bootloader）对AT32F423的型号支持和引脚配置。

表 3. 启动加载程序（Bootloader）的型号支持和引脚配置

外设	适用型号	对应引脚
USART1	全部型号	PA9: USART1_TX PA10: USART1_RX
USART2	AT32F423VxT7	PD5: USART2_TX PD6: USART2_RX
	其它型号	PA2: USART2_TX PA3: USART2_RX
USART3	AT32F423VxT7, AT32F423RxT7, AT32F423RxT7-7	PC10: USART3_TX PC11: USART3_RX 或 PB10: USART3_TX PB11: USART3_RX
	AT32F423CxT7, AT32F423CxU7	PB10: USART3_TX PB11: USART3_RX
	其它型号	不支持
OTGFS1	全部型号	PA11: OTGFS1_D- PA12: OTGFS1_D+

2.6 时钟

系统时钟在复位后，高速内部48 MHz时钟（HICK）经6分频后（8 MHz）被选为默认的CPU时钟，随后可以选择外部的、具失效监控的4~25 MHz高速晶振（HEXT）；当检测到高速外部晶振失效时，它将被关闭，系统将自动地切换到HICK，软件可以接收到相应的中断。同样当PLL使用的高速外部晶振失效时，硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置AHB的频率和APB（APB1和APB2）的频率。AHB和APB2的最高频率是150 MHz，APB1是120 MHz。

另外，AT32F423系列产品内嵌一个特别的自动时钟校准（ACC）模块，高速内部时钟HICK 48 MHz可被此模块校准，可保证在整个芯片可操作温度范围内HICK的最佳准确度。

2.7 通用输入输出（GPIO）

每个GPIO引脚都可以由软件配置成输出（推挽或开漏、带或不带上拉/下拉）、输入（浮空、带或不带上拉或下拉）或复用的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的GPIO引脚都有大电流通过能力。

在需要的情况下，GPIO引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入GPIO寄存器。

2.8 直接存储器访问控制器（DMA）

灵活的14路通用DMA（DMA1上有7个通道，DMA2上有7个通道）能够管理存储器到存储器、外设到存储器和存储器到外设的数据传输。DMA通道与各个外设连接时完全弹性映射。

DMA控制器支持环形缓冲区的管理，当控制器到达缓冲区末尾时，无需通过用户代码进行干预。

每个通道都与专门的硬件DMA请求相连，同时支持软件触发。通过软件进行相关配置，并且数据源和数据目标之间传输的数据量不受限制。

DMA可以用于主要的外设：SPI/I²S，I²C，USART，所有定时器TMR，DAC和ADC。

2.9 定时器（TMR）

AT32F423系列产品包含最多1个高级定时器、8个通用定时器和2个基本定时器，以及1个系统滴答定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能：

表 4. 定时器功能比较

定时器类型	定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
高级	TMR1	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	3
通用	TMR2	32 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	无
	TMR3 TMR4	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	无
	TMR9 TMR12	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	2	2
	TMR10 TMR11 TMR13 TMR14	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	1	1
基本	TMR6 TMR7	16 位	递增	1~65536 之间的 任意整数	有	无	无

2.9.1 高级定时器（TMR1）

一个高级定时器（TMR1）可以被看成是分配到6个通道的三相PWM发生器，它具有带可编程死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生PWM（边缘或中心对齐模式）
- 单周期输出

配置为16位标准定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有全调制能力（0~100%）。

在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定时器协同操作，提供同步或事件连接功能。

2.9.2 通用定时器（TMR2~4 和 TMR9~14）

AT32F423系列产品中，内置了多达9个可同步运行的通用定时器。

● TMR2, TMR3和TMR4

TMR2是基于一个32位动加载递增/递减计数器和一个16位的预分频器。而TMR3和TMR4是基于一个16位动加载递增/递减计数器和一个16位的预分频器。这些定时器在最大的封装可提供4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号，也能处理1至3个来自霍尔传感器的数字输出。

● TMR9和TMR12

TMR9和TMR12都有一个16位的自动加载递增/递减计数器、一个16位的预分频器、2个独立的通道和2个互补通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3和TMR4）同步。它们也可以用作简单的定时器。在调试模式下，计数器可以被冻结。这些定时器有独立的DMA请求生成机制。

● TMR10, TMR11, TMR13和TMR14

这些定时器都有一个16位的自动加载递增/递减计数器、一个16位的预分频器、1个独立的通道和1个互补通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3和TMR4）同步。它们也可以用作简单的定时器。在调试模式下，计数器可以被冻结。这些定时器有独立的DMA请求生成机制。

2.9.3 基本定时器（TMR6 和 TMR7）

这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。

2.9.4 系统滴答定时器（SysTick）

这个定时器是专用于实时操作系统，也可当成一个通用的递减计数器。它包含以下功能：

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时，产生一个可屏蔽系统中断
- 可编程时钟源

2.10 看门狗（WDT）

看门狗由一个12位的递减计数器和一个8位的预分频器所组成，它的时钟源由低速内部时钟（LICK）提供；因为这个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是否自启动。在调试模式下，计数器可以被冻结。

2.11 窗口型看门狗（WWDT）

窗口型看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生错误时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

2.12 增强型实时时钟（ERTC）和电池供电寄存器（BPR）

电池供电域包括：

- 增强型实时时钟（ERTC）
- 20个32位电池供电寄存器（BPR）

增强型实时时钟（ERTC）是一个独立的BCD定时器/计数器。它支持下列功能：

- 日历具有秒、分、小时（12或24小时格式）、星期几、日、月、年，格式为BCD（二进制十进制数）。
- 提供二进制格式的亚秒值。
- 自动调整每月的天数为28、29（闰年）、30、还是31天。
- 可编程闹钟和可编程的周期性中断具有从深睡眠和待机模式唤醒的能力。
- 为补偿天然石英的偏差，可通过512 Hz的外部输出对ERTC进行校准。

两个闹钟寄存器用于在特定的时间生成闹钟，可单独屏蔽日历字段以比较闹钟。为生成周期性中断，使用了分辨率可编程的16位可编程二进制自动重载递减计数器，可从每隔120 μ s至每隔36小时自动唤醒和周期性闹钟。其它32位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。

预分频器用于时间基准时钟，默认被配置为从32.768 kHz时钟生成1秒的时间基准。

电池供电寄存器（BPR）为32位寄存器存储80字节的用户应用数据。电池供电寄存器不会在系统复位或电源复位时复位，也不会再在器件从待机模式唤醒时复位。

注：ERTC，LEXT，LICK和BPR相关功能在V_{DD}上电速率慢于1.3 ms/V时，代码必须等待60 ms并确认V_{DD}电压高于2.57 V后，才能对以上列举电池供电域功能相关寄存器进行存取；尔后即使V_{DD}电压又下降低于2.57 V，仍可正常存取。详细参见AT32F423系列勘误手册。

2.13 通信接口

2.13.1 串行外设接口（SPI）

多达3个SPI接口，在从或主模式下，全双工和半双工的通信速率可达32兆位/秒，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和SDHC模式。所有的SPI接口都可以使用DMA操作。

SPI接口可配置为TI模式工作，用于主模式和从模式的通信。

2.13.2 内部集成音频接口（I²S）

多达3个标准的半双工I²S接口（与SPI复用）可以工作于主或从模式。这3个接口可以配置为16/24/32位分辨率的输入或输出通道工作，支持音频采样频率从8 kHz到192 kHz。当任一个I²S接口配置为主模式，它的主时钟可以以256倍采样频率输出。

所有I²S均可使用DMA控制器。

另外AT32F423系列产品具有任意2个半双工I²S接口硬件组合成1个全双工I²S功能，其余1个I²S接口仍可独立操作或作为SPI使用。

2.13.3 通用同步/异步收发器（USART）

AT32F423系列产品中，内置了8个通用同步/异步收发器（USART1~8）。

这8个USART接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式、和LIN主/从功能、RS485驱动使能信号、兼容ISO7816的智能卡和类似SPI通信模式。USART1~4具有硬件的CTS和RTS信号管理。所有接口都可以使用DMA操作并可配置为TX/RX引脚互换。

USART1和USART6通信速率均可达10.5兆位/秒，其余USART可达7.5兆位/秒。

2.13.4 内部集成电路总线（I²C）

3个I²C总线接口，能够工作于多主模式或从模式。它们支持标准模式（standard mode，最高100 kHz）和快速模式（fast mode，最高400 kHz），I²C1和I²C2额外支持增强快速模式（fast mode plus，最高1 MHz），部分GPIO支持超高电流吸入能力20 mA。

I²C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

2.13.5 控制器区域网络（CAN）

2个CAN接口兼容规范2.0A和2.0B（主动），位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧和29位标识符的扩展帧。具有3个发送邮箱，2个具3级深度的接收缓存，和14个可调节的滤波器。每个CAN控制器分配有256个字节的专用缓存，此专用缓存不和另一个CAN或其他硬件外设共享。

因有时钟准确度要求，CAN的时钟源必须来自自由HEXT晶振为源头所产生的PLL时钟。

2.13.6 通用串行总线 On-The-Go 全速（OTGFS）

AT32F423内置1个集成了收发器（PHY）的USB OTG全速（12 Mb/s）设备和主机模式控制模块。

它具有可由软件配置的端点设置，并支持挂起/恢复机制。OTGFS模块专用的48 MHz时钟由内部PLL产生，用作设备模式也可直接来自48 MHz HICK时钟源。

模块的主要特性有：

- 专用的1280字节缓存（不和其他任何外设共享）
- 8个IN + 8个OUT端点（包含端点0，设备模式）
- 16个通道（主机模式）
- SOF和OE输出
- 兼容USB2.0协议，提供以下传输速率：
 - 主机模式：全速和低速
 - 设备模式：全速

2.13.7 红外发射器（IRTMR）

AT32F423器件提供了红外发射器。基于TMR10、USART1、或USART2与TMR11间的内部连接。

TMR11用于提供载波频率，TMR10、USART1、或USART2提供要发送的主信号。红外输出信号在PB9或PA13上可用。

为生成红外遥控信号，必须正确配置TMR10通道1和TMR11通道1以生成正确的波形。所有标准红外脉冲调制模式都可通过编程两个定时器输出比较通道获得。

2.14 循环冗余校验（CRC）计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。

2.15 模拟/数字转换器（ADC）

AT32F423系列产品内嵌1个12位的模拟/数字转换器（ADC），具有以下功能：

- 可配置12位、10位、8位、或6位分辨率，带自校准功能
- 5.33 MSPS的12位分辨率最高转换率，可通过降低分辨率来缩短转换时间
- 共享多达24个外部通道，其中有6个快速通道
- 2个内部专用通道：内部温度传感器（ V_{TS} ）和内部参考电压（ V_{INTRV} ）
- 可独立设置各通道采样时间
- 2到256倍硬件过采样，最高达等效16位分辨率
- 转换可通过以下方式启动：
 - 通过软件启动普通转换和抢占转换
 - 通过极性可配置的硬件触发器（内部定时器事件或GPIO输入事件）启动普通转换和抢占转换
- 转换模式：
 - ADC可转换单个通道，也可一系列通道序列转换
 - 序列模式会在每次触发时对选定的输入执行一次转换
 - 反复模式可连续转换选定的输入
 - 分割模式
- 电压监测功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断
- 可以使用DMA操作

2.15.1 温度传感器（ V_{TS} ）

温度传感器产生一个随温度线性变化的电压 V_{TS} 。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。

由于温度传感器的偏移随微小制造差异而大幅变化，不同颗芯片之间相异甚大，因此内部温度传感器主要适合检测温度变化的应用，而不是检测绝对温度的应用。如果需要读取精确温度，则应使用外部温度传感器。

2.15.2 内部参考电压（ V_{INTRV} ）

内部参考电压（ V_{INTRV} ）为ADC提供了一个稳定的电压输出。 V_{INTRV} 内部连接到ADC1_IN17输入通道。

2.16 数字/模拟转换器（DAC）

两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压输出。

DAC具有下述功能：

- 两个DAC转换器：各有一个输出通道
- 8位或12位单调输出
- 12位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双DAC通道独立或同时转换
- 每个通道都可使用DMA功能
- 外部触发进行转换
- 输入参考电压为 V_{REF+}

AT32F423系列产品中有数个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。

2.17 串行线（SWD）/ JTAG 调试接口

内嵌的ARM® SWJ-DP接口，这是一个由串行线和JTAG调试端口结合而成，可以实现要连接到目标的串行线调试接口或JTAG接口。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共享引脚。另提供SWO功能作为调试时异步跟踪使用。

3 引脚功能定义

图 1. AT32F423 系列 LQFP100 引脚分布





图 2. AT32F423 系列 LQFP64 引脚分布



Pin diagram of the LQFP48 package showing pin numbers 1 through 48 and their corresponding functions. The package is shown from a top-down perspective with pins on all four sides. The central label 'LQFP48' is oriented horizontally. Pin 1 is at the top-left corner. Pin 48 is at the top-right corner. Pin 25 is at the bottom-right corner. Pin 12 is at the bottom-left corner. Functions include VDD, VSS, PB9, PB8, BOOT0, PB7, PB6, PB5, PB4, PB3, PA15, PA14, VDD, PF6, PA13, PA12, PA11, PA10, PA9, PA8, PB15, PB14, PB13, PB12, VDD, PA3, PA4, PA5, PA6, PA7, PB0, PB1, PB2, PB10, PB11, PF8, and VDD.

图 5. AT32F423 系列 QFN36 引脚分布





图 6. AT32F423 系列 QFN32 引脚分布



下表为AT32F423系列引脚定义，“-”表示对应封装下没有该引脚。除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同。除非特别注释说明，否则在复位期间和复位后所有GPIO都设为浮空输入。引脚复用是通过GPIOx_MUXx寄存器选择功能，附加功能是通过外设寄存器直接选择/启用的功能。

表 5. AT32F423 系列引脚定义

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
QFN32	QFN36	LQFP48/ QFN48	LQFP64	LQFP100					
-	-	-	-	1	PE2	I/O	FT	TMR3_EXT / TMR9_BRK / TMR14_CH1C / XMC_A23	-
-	-	-	-	2	PE3	I/O	FT	TMR3_CH1 / TMR9_CH2C / TMR14_BRK / XMC_A19	-
-	-	-	-	3	PE4	I/O	FT	TMR3_CH2 / TMR9_CH1C / XMC_A20	-
-	-	-	-	4	PE5	I/O	FT	TMR3_CH3 / TMR9_CH1 / XMC_A21	-
-	-	-	-	5	PE6	I/O	FT	TMR3_CH4 / TMR9_CH2 / XMC_A22	-
-	-	1	1	6	V _{DD}	S	-	数字电源	
-	-	2	2	7	PC13 ⁽⁴⁾⁽⁵⁾	I/O	FT	-	ERTC_OUT / TAMP1 / WKUP2
-	-	3	3	8	PC14 ⁽⁴⁾	I/O	TC	-	LEXT_IN
-	-	4	4	9	PC15 ⁽⁴⁾	I/O	TC	-	LEXT_OUT
-	-	-	-	10	PF9	I/O	FT	TMR4_CH1 / USART6_TX / TMR12_CH1	-
-	-	-	-	11	PF10	I/O	FT	TMR4_CH2 / USART6_RX / TMR12_CH2	-
2	2	5	5	12	PF0	I/O	TC	TMR1_CH1 / I2C1_SDA	HEXT_IN
3	3	6	6	13	PF1	I/O	TC	TMR1_CH2C / I2C1_SCL / SPI2_CS / I2S2_WS	HEXT_OUT
4	4	7	7	14	NRST	I/O	R	器件复位输入 / 内部复位输出（低电平有效）	
-	-	-	8	15	PC0	I/O	FTa	I2C3_SCL / I2C1_SCL / USART6_TX / USART7_TX	ADC1_IN10 ⁽⁶⁾
-	-	-	9	16	PC1	I/O	FTa	I2C3_SDA / SPI3_MOSI / I2S3_SD / SPI2_MOSI / I2S2_SD / I2C1_SDA / USART6_RX / USART7_RX	ADC1_IN11 ⁽⁶⁾
-	-	-	10	17	PC2	I/O	FTa	SPI2_MISO / I2S2_MCK / I2S_SDEXT / USART8_TX / XMC_NWE	ADC1_IN12 ⁽⁶⁾
-	-	-	11	18	PC3	I/O	FTa	SPI2_MOSI / I2S2_SD / USART8_RX / XMC_A0	ADC1_IN13 ⁽⁶⁾
-	-	-	-	19	PF2	I/O	FT	SPI2_SCK / I2S2_CK / USART7_CK_DE	-
-	5	8	12	20	V _{SSA}	S	-	模拟地	
-	-	-	-	21	V _{REF+}	S	-	正参考电压	
5	6	9	13	22	V _{DDA}	S	-	模拟电源	
6	7	10	14	23	PA0	I/O	FTa	TMR2_CH1 / TMR2_EXT / TMR9_CH2C / I2C2_SCL / USART2_RX / USART2_CTS / USART4_TX	ADC1_IN0 ⁽⁶⁾ / TAMP2 / WKUP1
7	8	11	15	24	PA1	I/O	FTa	TMR2_CH2 / TMR9_CH1C / I2C2_SDA / I2C1_SMBA / SPI3_CS / I2S3_WS / USART2_RTS_DE / USART4_RX	ADC1_IN1 ⁽⁶⁾

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
QFN32	QFN36	LQFP48/ QFN48	LQFP64	LQFP100					
8	9	12	16	25	PA2	I/O	FTa	TMR2_CH3 / TMR9_CH1 / USART2_TX / CAN2_RX / XMC_D4	ADC1_IN2
9	10	13	17	26	PA3	I/O	FTa	TMR2_CH4 / TMR9_CH2 / I2S2_MCK / USART2_RX / CAN2_TX / XMC_D5	ADC1_IN3
-	-	-	18	27	V _{SS}	S	-	数字地	
-	-	-	19	28	V _{DD}	S	-	数字电源	
10	11	14	20	29	PA4	I/O	FTa	I2C1_SCL / SPI1_CS / I2S1_WS / SPI3_CS / I2S3_WS / USART2_CK / USART6_TX / TMR14_CH1 / OTGFS1_OE / XMC_D6	ADC1_IN4 / DAC1_OUT
11	12	15	21	30	PA5	I/O	FTa	TMR2_CH1 / TMR2_EXT / SPI1_SCK / I2S1_CK / USART3_CK / USART3_RX / USART6_RX / TMR13_CH1C / XMC_D7	ADC1_IN5 / DAC2_OUT
12	13	16	22	31	PA6	I/O	FTa	TMR1_BRK / TMR3_CH1 / SPI1_MISO / I2S1_MCK / I2S2_MCK / USART3_CTS / USART3_RX / TMR13_CH1	ADC1_IN6
13	14	17	23	32	PA7	I/O	FTa	TMR1_CH1C / TMR3_CH2 / I2C3_SCL / SPI1_MOSI / I2S1_SD / USART3_TX / TMR14_CH1	ADC1_IN7
-	-	-	24	33	PC4	I/O	FTa	TMR9_CH1 / I2S1_MCK / USART3_TX / TMR13_CH1 / XMC_NE4	ADC1_IN14
-	-	-	25	34	PC5	I/O	FTa	TMR9_CH2 / I2C1_SMBA / USART3_RX / TMR13_CH1C / XMC_NOE	ADC1_IN15
14	15	18	26	35	PB0	I/O	FTa	TMR1_CH2C / TMR3_CH3 / SPI1_MISO / I2S1_MCK / SPI3_MOSI / I2S3_SD / USART2_RX / USART3_CK	ADC1_IN8
15	16	19	27	36	PB1	I/O	FTa	TMR1_CH3C / TMR3_CH4 / SPI1_MOSI / I2S1_SD / SPI2_SCK / I2S2_CK / USART2_CK / USART3_RTS_DE / TMR14_CH1	ADC1_IN9
16	17	20	28	37	PB2	I/O	FTa	TMR2_CH4 / TMR3_EXT / I2C3_SMBA / SPI3_MOSI / I2S3_SD / TMR14_CH1C	ADC1_IN20
-	-	-	-	38	PE7	I/O	FTa	TMR1_EXT / USART5_CK / USART7_RX / XMC_D4	ADC1_IN27
-	-	-	-	39	PE8	I/O	FT	TMR1_CH1C / USART4_TX / USART7_TX / XMC_D5	-
-	-	-	-	40	PE9	I/O	FT	TMR1_CH1 / USART4_RX / XMC_D6	-
-	-	-	-	41	PE10	I/O	FT	TMR1_CH2C / USART5_TX / XMC_D7	-
-	-	-	-	42	PE11	I/O	FT	TMR1_CH2 / USART5_RX / XMC_D8	-
-	-	-	-	43	PE12	I/O	FT	TMR1_CH3C / SPI1_CS / I2S1_WS / XMC_D9	-
-	-	-	-	44	PE13	I/O	FT	TMR1_CH3 / SPI1_SCK / I2S1_CK / XMC_D10	-

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
QFN32	QFN36	LQFP48/ QFN48	LQFP64	LQFP100					
-	-	-	-	45	PE14	I/O	FT	TMR1_CH4 / SPI1_MISO / I2S1_MCK / XMC_D11	-
-	-	-	-	46	PE15	I/O	FT	TMR1_BRK / SPI1_MOSI / I2S1_SD / XMC_D12	-
-	-	21	29	47	PB10	I/O	FTa	TMR2_CH3 / I2C2_SCL / SPI2_SCK / I2S2_CK / I2S3_MCK / USART3_TX / XMC_NOE	ADC1_IN21
-	-	22	30	48	PB11	I/O	FTa	TMR2_CH4 / I2C2_SDA / USART3_RX / TMR13_BRK	ADC1_IN22
-	18	23	31	49	PF8	I/O	FT	TMR2_CH2 / I2C2_SDA / USART7_TX	-
17	19	24	32	50	V _{DD}	S	-	数字电源	
-	-	25	33	51	PB12	I/O	FTa	TMR1_BRK / TMR12_BRK / I2C2_SMBA / SPI2_CS / I2S2_WS / SPI3_SCK / I2S3_CK / USART3_CK / CNA2_RX / XMC_D13	ADC1_IN23
-	-	26	34	52	PB13	I/O	FTa	CLKOUT / TMR1_CH1C / TMR12_CH1C / I2C3_SMBA / SPI2_SCK / I2S2_CK / I2C3_SCL / USART3_CTS / CAN2_TX	ADC1_IN24
-	-	27	35	53	PB14	I/O	FTa	TMR1_CH2C / I2C3_SDA / SPI2_MISO / I2S2_MCK / I2S_SDEXT / USART3_RTS_DE / TMR12_CH1 / XMC_D0	ADC1_IN25
-	-	28	36	54	PB15	I/O	FTa	ERTC_REFIN / TMR1_CH3C / TMR12_CH1C / I2C3_SCL / SPI2_MOSI / I2S2_SD / TMR12_CH2	ADC1_IN26 / WKUP7
-	-	-	-	55	PD8	I/O	FT	USART3_TX / TMR12_CH2C / XMC_D13	-
-	-	-	-	56	PD9	I/O	FT	USART3_RX / XMC_D14	-
-	-	-	-	57	PD10	I/O	FT	USART3_CK / USART4_TX / XMC_D15	-
-	-	-	-	58	PD11	I/O	FT	I2C2_SMBA / USART3_CTS / XMC_A16	-
-	-	-	-	59	PD12	I/O	FTf	TMR4_CH1 / I2C2_SCL / USART3_RTS_DE / USART8_CK_DE / XMC_A17	-
-	-	-	-	60	PD13	I/O	FTf	TMR4_CH2 / I2C2_SDA / USART8_TX / XMC_A18	-
-	-	-	-	61	PD14	I/O	FT	TMR4_CH3 / I2C3_SCL / USART8_RX / XMC_D0	-
-	-	-	-	62	PD15	I/O	FT	TMR4_CH4 / I2C3_SDA / USART7_CK_DE / XMC_D1	-
-	-	-	37	63	PC6	I/O	FT	TMR1_CH1 / TMR3_CH1 / I2C1_SCL / I2S2_MCK / USART6_TX / USART7_TX / XMC_D1	-
-	-	-	38	64	PC7	I/O	FT	TMR1_CH2 / TMR3_CH2 / I2C1_SDA / SPI2_SCK / I2S2_CK / I2S3_MCK / USART6_RX / USART7_RX / XMC_NADV	-
-	-	-	39	65	PC8	I/O	FT	TMR1_CH3 / TMR3_CH3 / USART8_TX / USART6_CK	-
-	-	-	40	66	PC9	I/O	FT	CLKOUT / TMR1_CH4 / TMR3_CH4 / I2C3_SDA / USART8_RX / I2C1_SDA / OTGFS1_OE	-

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
QFN32	QFN36	LQFP48/ QFN48	LQFP64	LQFP100					
18	20	29	41	67	PA8	I/O	FT	CLKOUT / TMR1_CH1 / TM9_BRK / I2C3_SCL / USART1_CK / USART2_TX / USART7_RX / OTGFS1_SOF	-
19	21	30	42	68	PA9	I/O	FT	CLKOUT / TMR1_CH2 / I2C3_SMBA / SPI2_SCK / I2S2_CK / USART1_TX / I2C1_SCL / TRM14_BRK / OTGFS1_VBUS	-
20	22	31	43	69	PA10	I/O	FT	ERTC_REFIN / TMR1_CH3 / SPI2_MOSI / I2S2_SD / USART1_RX / I2C1_SDA / OTGFS1_ID	-
21	23	32	44	70	PA11	I/O	TC	TMR1_CH4 / I2C2_SCL / SPI2_CS / I2S2_WS / I2C1_SMBA / USART1_CTS / USART6_TX / CAN1_RX	OTGFS1_D-
22	24	33	45	71	PA12	I/O	TC	TMR1_EXT / I2C2_SDA / SPI2_MISO / I2S2_MCK / USART1_RTS_DE / USART6_RX / CAN1_TX	OTGFS1_D+
23	25	34	46	72	PA13 (JTMS / SWDIO)	I/O	FT	PA13 / IR_OUT / I2C1_SDA / I2S_SDEXT / SPI3_MISO / I2S3_MCK / OTGFS1_OE	-
-	26	35	47	73	PF6	I/O	FT	TMR2_CH1 / I2C2_SCL / USART7_RX	-
-	-	-	-	74	V _{SS}	S	-	数字地	
-	27	36	48	75	V _{DD}	S	-	数字电源	
24	28	37	49	76	PA14 (JTCK / SWCLK)	I/O	FT	PA14 / I2C1_SMBA / SPI3_MOSI / I2S3_SD / USART2_TX	-
25	29	38	50	77	PA15 (JTDI)	I/O	FT	PA15 / TMR2_CH1 / TMR2_EXT / SPI1_CS / I2S1_WS / SPI3_CS / I2S3_WS / USART1_TX / USART2_RX / USART7_TX / USART4_RTS_DE / XMC_NE2	-
-	-	-	51	78	PC10	I/O	FT	SPI3_SCK / I2S3_CK / USART3_TX / USART4_TX	-
-	-	-	52	79	PC11	I/O	FT	I2S_SDEXT / SPI3_MISO / I2S3_MCK / USART3_RX / USART4_RX / XMC_D2	-
-	-	-	53	80	PC12	I/O	FT	TMR11_CH1 / I2C2_SDA / SPI3_MOSI / I2S3_SD / USART3_CK / USART4_CK / USART5_TX / XMC_D3	-
-	-	-	-	81	PD0	I/O	FT	SPI3_MOSI / I2S3_SD / SPI2_CS / I2S2_WS / USART4_RX / CAN1_RX / XMC_D2	-
-	-	-	-	82	PD1	I/O	FT	SPI2_SCK / I2S2_CK / SPI2_CS / I2S2_WS / USART4_TX / CAN1_TX / XMC_D3	-
-	-	-	54	83	PD2	I/O	FT	TMR3_EXT / USART3_RTS_DE / USART5_RX / XMC_NWE	-
-	-	-	-	84	PD3	I/O	FT	SPI2_SCK / I2S2_CK / SPI2_MISO / I2S2_MCK / USART2_CTS / XMC_CLK	-

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
QFN32	QFN36	LQFP48/ QFN48	LQFP64	LQFP100					
-	-	-	-	85	PD4	I/O	FT	SPI2_MOSI / I2S2_SD / USART2_RTS_DE / XMC_NOE	-
-	-	-	-	86	PD5	I/O	FT	USART2_TX / XMC_NWE	-
-	-	-	-	87	PD6	I/O	FT	SPI3_MOSI / I2S3_SD / USART2_RX / XMC_NWAIT	-
-	-	-	-	88	PD7	I/O	FT	USART2_CK / XMC_NE1	-
26	30	39	55	89	PB3 (JTDO)	I/O	FT	PB3 / SWO / TMR2_CH2 / I2C2_SDA / SPI1_SCK / I2S1_CK / SPI3_SCK / I2S3_CK / USART1_RX / USART1_RTS_DE / USART7_RX / USART5_TX	-
27	31	40	56	90	PB4 (NJTRST)	I/O	FT	PB4 / TMR3_CH1 / TMR11_BRK / I2C3_SDA / SPI1_MISO / I2S1_MCK / SPI3_MISO / I2S3_MCK / USART1_CTS / I2S_SDEXT / USART7_TX / USART5_RX	-
28	32	41	57	91	PB5	I/O	FT	TMR3_CH2 / TMR10_BRK / I2C3_SMBA / SPI1_MOSI / I2S1_SD / SPI3_MOSI / I2S3_SD / USART1_CK / USART5_RX / CNA2_RX / USART5_DE	WKUP6
29	33	42	58	92	PB6	I/O	FT	TMR4_CH1 / TMR10_CH1C / I2C1_SCL / I2S1_MCK / SPI3_CS / I2S3_WS USART1_TX / USART5_TX / CNA2_TX / USART4_CK	-
30	34	43	59	93	PB7	I/O	FT	TMR4_CH2 / TMR11_CH1C / I2C1_SDA / SPI3_SCK / I2S3_CK / USART1_RX / USART4_CTS / XMC_NADV	-
31	35	44	60	94	BOOT0	I	B	启动模式选择0	
32	36	45	61	95	PB8	I/O	FT	TMR2_CH1 / TMR2_EXT / TMR4_CH3 / TMR10_CH1 / I2C1_SCL / SPI3_MISO / I2S3_MCK / USART1_TX / USART5_RX / CAN1_RX	-
-	-	46	62	96	PB9	I/O	FT	IR_OUT / TMR2_CH2 / TMR4_CH4 / TMR11_CH1 / I2C1_SDA / SPI2_CS / I2S2_WS / SPI3_MOSI / I2S3_SD / I2C2_SDA / USART5_TX / CAN1_TX / I2S1_MCK	-
-	-	-	-	97	PE0	I/O	FT	TMR4_EXT / USART8_RX / TMR13_CH1 / XMC_LB	-
-	-	-	-	98	PE1	I/O	FT	TMR1_CH2C / USART8_TX / TMR14_CH1 / XMC_UB	-
-	-	47	63	99	V _{SS}	S	-	数字地	
1	1	48	64	100	V _{DD}	S	-	数字电源	
-	37	-/49	-	-	EPAD (V _{SS})	S	-	数字地	
33	-	-	-	-	EPAD (V _{SS} /V _{SSA})	S	-	数字地 / 模拟地	

- (1) I = 输入, O = 输出, S = 电源。
- (2) TC = 标准电平, FT = 一般5 V电平容忍, FTa = 带模拟功能5 V电平容忍, FTf = 5 V电平容忍带20 mA吸入能力, R = 配有内置弱上拉电阻的双向复位引脚, B = 配有内置弱下拉电阻的专用BOOT0引脚。其中FTa引脚设置为输入浮空、输入上拉、或输入下拉时, 具有5 V电平容忍特性; 设置为模拟模式时, 不具5 V电平容忍特性, 此时输入电平必须小于VDD + 0.3V。
- (3) 可用功能取决于所选型号。任一GPIO皆拥有EVENTOUT功能。
- (4) PC13, PC14和PC15引脚通过电源开关进行供电, 而这个电源开关只能够推动有限的电流 (3 mA), 因此这三个引脚作为输出引脚时不能作为电流源 (如驱动LED)。
- (5) PC13及其附加功能有其使用限制, 请参见AT32F423系列勘误手册。
- (6) PA0, PA1, PC0, PC1, PC2, 和PC3为ADC快速通道; 其它为慢速通道。

4.2 绝对最大值

4.2.1 额定值

加在器件上的载荷如果超过「绝对最大额定值」列表（表6，表7，表8）中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 6. 电压特性

符号	描述	最小值	最大值	单位
V _{DDx} -V _{SS}	外部主供电电压	-0.3	4.0	V
V _{IN}	在FT，FTf引脚上的输入电压	V _{SS} -0.3	6.0	
	在FTa引脚上的输入电压，引脚设置为输入浮空、输入上拉、或输入下拉模式			
	在TC引脚上的输入电压	V _{SS} -0.3	4.0	
在FTa引脚上的输入电压，引脚设置为模拟模式				
ΔV _{DDx}	不同供电引脚之间的电压差	-	50	mV
V _{SSx} -V _{SS}	不同接地引脚之间的电压差	-	50	

表 7. 电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD} 电源线的总电流（流入电流）	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流）	150	
I_{IO}	任意GPIO和控制引脚上的输出灌电流	25	
	任意GPIO和控制引脚上的输出电流	-25	

表 8. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

4.2.2 电气敏感性

基于三个不同的测试（HBM，CDM，和LU），使用标准的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电（ESD）

静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2017/JS-002-2018标准。

表 9. 静电放电值

符号	参数	条件	类型	最小值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A = +25 °C，符合JS-001-2017	3A	±4000	V
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A = +25 °C，符合JS-002-2018	III	±1000	

(1) 由综合评估得出，不在生产中测试。

静态栓锁（Static latch-up）

为了评估栓锁性能需要在样品上进行符合EIA/JESD78E集成电路栓锁标准的互补静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的GPIO引脚上注入电流。

表 10. 静态栓锁值

符号	参数	条件	级别/类型
LU	静态栓锁	T _A = +105 °C，符合EIA/JESD78E	II 类A（±200 mA）

4.3 规格

4.3.1 通用工作条件

表 11. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	LDO电压	1.3 V	0	150
			1.2 V	0	120
			1.0 V	0	64
f _{PCLK1}	内部APB1时钟频率	LDO电压	1.3 V	0	120
			1.2 V, 1.0 V	0	f _{HCLK}
f _{PCLK2}	内部APB2时钟频率	-	0	f _{HCLK}	MHz
V _{DD}	数字电源工作电压	-	2.4	3.6	V
V _{DDA}	模拟电源工作电压	必须与V _{DD} 相同	V _{DD}		V
P _D	功率耗散: T _A = 105 °C	LQFP100 – 14 x 14 mm	-	264	mW
		LQFP64 – 10 x 10 mm	-	238	
		LQFP64 – 7 x 7 mm	-	216	
		LQFP48 – 7 x 7 mm	-	216	
		QFN48 – 6 x 6 mm	-	350	
		QFN36 – 6 x 6 mm	-	350	
		QFN32 – 4 x 4 mm	-	280	
T _A	环境温度	-	-40	105	°C

4.3.2 上电和掉电时的工作条件

表 12. 上电和掉电时的工作条件

符号	参数	最小值	最大值	单位
t _{VDD}	V _{DD} 上升速率	0	∞ ⁽¹⁾	ms/V
	V _{DD} 下降速率	20	∞	μs/V

(1) 若V_{DD}上电速率慢于1.3 ms/V，代码必须等待60 ms并确认V_{DD}电压高于2.57 V后，才能对电池供电域相关寄存器进行存取。详细参见AT32F423系列勘误手册。

4.3.3 内嵌复位和电源控制模块特性


表 13. 内嵌复位和电源管理模块特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
V _{POR}	上电复位阈值	1.81	2.1	2.4	V
V _{LVR}	低电压复位阈值	1.68 ⁽²⁾	1.9	2.08	V
V _{LVRhyst}	LVR迟滞	-	180	-	mV
T _{RESTTEMPO}	复位持续时间: V _{DD} 高于V _{POR} 且持续时间超过T _{RESTTEMPO} 后CPU开始运行	-	3.5	-	ms

(2) 由综合评估得出，不在生产中测试。

(3) 产品的特性由设计保证至最小的数值V_{LVR}。

图 8. 上电复位和低电压复位的波形图

表 14. 可编程电压检测器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVM1}	PVM阈值1 (PVMSEL[2:0] = 001)	上升沿	2.19	2.28	2.37	V
		下降沿	2.09	2.18	2.27	V
V _{PVM2}	PVM阈值2 (PVMSEL[2:0] = 010)	上升沿	2.28	2.38	2.48	V
		下降沿	2.18	2.28	2.38	V
V _{PVM3}	PVM阈值3 (PVMSEL[2:0] = 011)	上升沿	2.38	2.48	2.58	V
		下降沿	2.28	2.38	2.48	V
V _{PVM4}	PVM阈值4 (PVMSEL[2:0] = 100)	上升沿	2.47	2.58	2.69	V
		下降沿	2.37	2.48	2.59	V
V _{PVM5}	PVM阈值5 (PVMSEL[2:0] = 101)	上升沿	2.57	2.68	2.79	V
		下降沿	2.47	2.58	2.69	V
V _{PVM6}	PVM阈值6 (PVMSEL[2:0] = 110)	上升沿	2.66	2.78	2.9	V
		下降沿	2.56	2.68	2.8	V
V _{PVM7}	PVM阈值7 (PVMSEL[2:0] = 111)	上升沿	2.76	2.88	3	V
		下降沿	2.66	2.78	2.9	V
V _{HYS_P}	PVM迟滞	-	-	100	-	mV
I _{DD (PVM)}	PVM电流消耗	-	-	20	30	μA

(1) 由综合评估得出，不在生产中测试。

4.3.4 存储器特性

表 15. 内部闪存存储器特性⁽¹⁾

符号	参数	条件	典型值	最大值	单位
T_{PROG}	编程时间	-	40	42	μs
t_{SE}	扇区（2 K 字节）擦除时间	AT32F423xC	13.2	16	ms
	扇区（1 K 字节）擦除时间	AT32F423xB AT32F423x8	6.6	8	
t_{ME}	全擦除时间	-	8.2	10	ms

(1) 由设计保证，不在生产中测试。

表 16. 内部闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值	单位
N_{END}	寿命（擦写次数）	$T_A = -40 \sim 105\text{ }^{\circ}\text{C}$	100	-	-	千次
t_{RET}	数据保存期限	$T_A = 105\text{ }^{\circ}\text{C}$	10	-	-	年

(1) 由设计保证，不在生产中测试。

4.3.5 供电电流特性

电流消耗是与多种参数和因素有关的综合指标，由综合评估得出，不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以及执行的代码等。

典型和最大电流消耗

微控制器处于下述条件下：

- 所有的GPIO引脚都处于模拟模式。
- 闪存存储器的访问时间随 f_{HCLK} 的频率调整（0 ~ 32 MHz时为0个等待周期，33 ~ 64 MHz时为1个等待周期，65 ~ 96 MHz时为2个等待周期，97 ~ 128 MHz时为3个等待周期，129 MHz以上为4个等待周期）。
- 指令预取功能开启。
- 当开启外设时：
 - 若 $f_{\text{HCLK}} > 120\text{ MHz}$ ， $f_{\text{PCLK1}} = f_{\text{HCLK}}/2$ ， $f_{\text{PCLK2}} = f_{\text{HCLK}}$ ， $f_{\text{ADCCLK}} = f_{\text{PCLK2}}/2$ ；
 - 若 $f_{\text{HCLK}} \leq 120\text{ MHz}$ ， $f_{\text{PCLK1}} = f_{\text{HCLK}}$ ， $f_{\text{PCLK2}} = f_{\text{HCLK}}$ ， $f_{\text{ADCCLK}} = f_{\text{PCLK2}}/2$ 。
- 除非特别标注，典型值是在 $V_{\text{DD}} = 3.3\text{ V}$ 和 $T_A = 25\text{ }^{\circ}\text{C}$ 时测试得到，最大值是在 $V_{\text{DD}} = 3.6\text{ V}$ 时测试得到。

表 17. 运行模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	LDO电压 (V)	典型值		单位
					使能所有外设	关闭所有外设	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	150 MHz	1.3	38.4	16.8	mA
			120 MHz	1.2	33.5	13.2	
			108 MHz	1.2	30.2	12.0	
			72 MHz	1.2	20.4	8.22	
			64 MHz	1.0	15.3	6.29	
			48 MHz	1.0	11.9	5.18	
			36 MHz	1.0	9.13	4.07	
			24 MHz	1.0	6.60	3.22	
			16 MHz	1.0	4.64	2.39	
			8 MHz	1.0	2.44	1.28	
			4 MHz	1.0	1.62	0.99	
			2 MHz	1.0	1.21	0.85	
			1 MHz	1.0	1.01	0.78	
		高速内部时钟 (HICK) ⁽²⁾	150 MHz	1.3	38.4	16.8	mA
			120 MHz	1.2	33.4	13.1	
			108 MHz	1.2	30.1	11.9	
			72 MHz	1.2	20.3	8.09	
			64 MHz	1.0	15.2	6.15	
			48 MHz	1.0	11.8	5.03	
			36 MHz	1.0	9.02	3.92	
			24 MHz	1.0	6.46	3.08	
			16 MHz	1.0	4.50	2.23	
			8 MHz	1.0	2.30	1.11	
			4 MHz	1.0	1.47	0.84	
			2 MHz	1.0	1.05	0.69	
			1 MHz	1.0	0.85	0.62	

(1) 外部时钟为8 MHz。

(2) 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 18. 睡眠模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	LDO电压 (V)	典型值		单位
					使能所有外设	关闭所有外设	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	150 MHz	1.3	31.5	6.14	mA
			120 MHz	1.2	27.0	5.18	
			108 MHz	1.2	24.3	4.74	
			72 MHz	1.2	16.5	3.42	
			64 MHz	1.0	12.4	2.69	
			48 MHz	1.0	9.73	2.47	
			36 MHz	1.0	7.47	2.03	
			24 MHz	1.0	5.50	1.87	
			16 MHz	1.0	3.90	1.49	
			8 MHz	1.0	2.08	0.83	
			4 MHz	1.0	1.44	0.77	
			2 MHz	1.0	1.12	0.74	
			1 MHz	1.0	0.96	0.72	
		高速内部时钟 (HICK) ⁽²⁾	150 MHz	1.3	31.5	6.13	mA
			120 MHz	1.2	26.9	5.05	
			108 MHz	1.2	24.2	4.61	
			72 MHz	1.2	16.4	3.28	
			64 MHz	1.0	12.2	2.53	
			48 MHz	1.0	9.59	2.32	
			36 MHz	1.0	7.35	1.88	
			24 MHz	1.0	5.35	1.72	
			16 MHz	1.0	3.75	1.33	
			8 MHz	1.0	1.93	0.67	
			4 MHz	1.0	1.29	0.61	
			2 MHz	1.0	0.97	0.58	
			1 MHz	1.0	0.81	0.56	

(1) 外部时钟为8 MHz。

(2) 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 19. 运行模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	LDO电压 (V)	最大值		单位
					$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设	150 MHz	1.3	40.6	42.7	mA
			120 MHz	1.2	34.4	35.2	
			108 MHz	1.2	31.1	31.9	
			72 MHz	1.2	21.2	22.0	
			64 MHz	1.0	15.8	16.4	
			48 MHz	1.0	12.5	13.0	
			36 MHz	1.0	9.64	10.2	
			24 MHz	1.0	7.11	7.61	
			16 MHz	1.0	5.14	5.64	
			8 MHz	1.0	3.02	3.54	
		高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	150 MHz	1.3	18.8	19.6	mA
			120 MHz	1.2	13.9	14.6	
			108 MHz	1.2	12.7	13.4	
			72 MHz	1.2	8.91	9.60	
			64 MHz	1.0	6.78	7.28	
			48 MHz	1.0	5.66	6.16	
			36 MHz	1.0	4.55	5.04	
			24 MHz	1.0	3.71	4.21	
			16 MHz	1.0	2.88	3.37	
			8 MHz	1.0	1.77	2.26	

(1) 外部时钟为8 MHz，当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 20. 睡眠模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	LDO电压 (V)	最大值		单位
					$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设	150 MHz	1.3	32.8	34.8	mA
			120 MHz	1.2	27.8	28.7	
			108 MHz	1.2	25.2	26.0	
			72 MHz	1.2	17.3	18.0	
			64 MHz	1.0	12.9	13.4	
			48 MHz	1.0	10.3	10.8	
			36 MHz	1.0	7.99	8.49	
			24 MHz	1.0	6.00	6.51	
			16 MHz	1.0	4.40	4.90	
			8 MHz	1.0	2.66	3.17	
		高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	150 MHz	1.3	6.97	7.56	mA
			120 MHz	1.2	5.87	6.56	
			108 MHz	1.2	5.43	6.11	
			72 MHz	1.2	4.10	4.77	
			64 MHz	1.0	3.19	3.68	
			48 MHz	1.0	2.97	3.46	
			36 MHz	1.0	2.53	3.02	
			24 MHz	1.0	2.37	2.86	
			16 MHz	1.0	1.98	2.47	
			8 MHz	1.0	1.32	1.81	

(1) 外部时钟为8 MHz，当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 21. 深睡眠和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾			单位
			V _{DD} = 2.4 V	V _{DD} = 3.3 V	T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	
I _{DD}	深睡眠模式的 供应电流	LDO 处于运行模式, HICK 和 HEXT 关闭, WDT 关闭	281	286	330	910	1540	μA
		LDO 处于低功耗模式, HICK 和 HEXT 关闭, WDT 关闭	141	143	160	550	980	
	待机模式的 供应电流	LEXT和ERTC关闭	2.6	3.9	4.6	6.8	8.1	μA
		LEXT和ERTC开启	3.6	5.4	6.5	8.8	12.9	

(1) 典型值是在T_A = 25 °C下测试得到。

(2) 由综合评估得出, 不在生产中测试。




图 9. LDO 在运行模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比图 10. LDO 在低功耗模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比

图 11. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比



内置外设电流消耗

微控制器的工作条件如下：

- 所有的GPIO引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 22. 内置外设的电流消耗典型值

内置外设		LDO电压 (V)			单位
		1.3	1.2	1.0	
AHB	DMA1	4.38	3.98	3.29	μA/MHz
	DMA2	4.30	3.91	3.25	
	SRAM	1.02	0.93	0.77	
	Flash	12.47	11.25	9.58	
	GPIOA	0.75	0.68	0.56	
	GPIOB	0.72	0.66	0.54	
	GPIOC	0.74	0.68	0.56	
	GIOD	0.67	0.61	0.50	
	GPIOE	0.69	0.62	0.52	
	GPIOF	0.76	0.71	0.58	
	XMC	5.31	4.82	3.98	
	CRC	0.51	0.47	0.39	
	OTGFS1	25.34	23.04	19.14	

内置外设		LDO电压 (V)			单位
		1.3	1.2	1.0	
APB1	TMR2	9.98	9.12	7.62	μA/MHz
	TMR3	7.10	6.49	5.41	
	TMR4	7.12	6.49	5.40	
	TMR6	0.85	0.78	0.66	
	TMR7	0.84	0.77	0.64	
	TMR12	6.89	6.27	5.22	
	TMR13	4.19	3.82	3.17	
	TMR14	4.26	3.89	3.21	
	WWDT	0.51	0.46	0.38	
	SPI2/I ² S2	3.10	2.83	2.35	
	SPI3/I ² S3	3.60	3.28	2.72	
	USART2	5.30	4.86	4.04	
	USART3	5.21	4.76	3.97	
	USART4	2.68	2.45	2.03	
	USART5	2.65	2.40	1.99	
	I ² C1	6.67	6.09	5.08	
	I ² C2	6.44	5.90	4.93	
	I ² C3	6.57	5.99	4.97	
	CAN1	3.05	2.77	2.31	
	CAN2	2.53	2.31	1.93	
	PWC	0.89	0.83	0.69	
	DAC	3.67	1.90	1.56	
	USART7	2.63	2.42	1.98	
	USART8	2.64	2.42	1.99	
APB2	TMR1	10.14	9.26	7.73	μA/MHz
	USART1	5.11	4.66	3.88	
	USART6	2.72	2.48	2.06	
	ADC1	9.12	8.33	6.93	
	SPI1/I ² S1	3.23	2.97	2.48	
	SCFG	0.22	0.21	0.18	
	TMR9	6.16	5.64	4.69	
	TMR10	3.85	3.52	2.94	
	TMR11	4.13	3.77	3.13	
	ACC	0.28	0.26	0.23	

4.3.6 外部时钟源特性

使用晶体/陶瓷谐振器产生的高速外部时钟

高速外部晶振（HEXT）可以使用一个4 ~ 25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 23. HEXT 4 ~ 25 MHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_IN}}$	振荡器频率	-	4	8	25	MHz
$t_{\text{SU(HEXT)}}^{(3)}$	启动时间	V_{DD} 是稳定的	-	2	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) $t_{\text{SU(HEXT)}}$ 是启动时间，是从软件使能HEXT开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计的（典型值为）5 ~ 25 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB和MCU引脚的容抗应该考虑在内（可以粗略地把引脚与PCB板的电容按10 pF估计）。

图 12. 使用 8 MHz 晶振的典型应用



使用外部振荡源产生的高速外部时钟


下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 24. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_ext}}$	用户外部时钟频率 ⁽¹⁾	-	1	8	25	MHz
V_{HEXTH}	HEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{HEXTL}	HEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w(HEXT)}}$ $t_{\text{w(HEXT)}}$	HEXT_IN高或低的时间 ⁽¹⁾		5	-	-	ns
$t_{\text{r(HEXT)}}$ $t_{\text{r(HEXT)}}$	HEXT_IN上升或下降的时间 ⁽¹⁾		-	-	20	
$C_{\text{in(HEXT)}}$	HEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(HEXT)	占空比	-	45	-	55	%
I_{L}	HEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	± 1	μA

(1) 由设计保证，不在生产中测试。

图 13. 外部高速时钟源的交流时序图



使用晶体/陶瓷谐振器产生的低速外部时钟

低速外部晶振（LEXT）可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 25. LEXT 32.768 kHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(LEXT)}$	启动时间	V_{DD} 是稳定的	-	200	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的5 ~ 15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。

负载电容 C_L 是基于下列算式计算出： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 14. 使用 32.768 kHz 晶振的典型应用



注：LEXT_IN和LEXT_OUT间不需要外部电阻，也禁止添加。

使用外部振荡源产生的低速外部时钟


下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 26. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{LEXT_ext}}$	用户外部时钟频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LEXTH}	LEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{LEXTL}	LEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w}}(\text{LEXT})$ $t_{\text{w}}(\text{LEXT})$	LEXT_IN高或低的时间 ⁽¹⁾		450	-	-	ns
$t_{\text{r}}(\text{LEXT})$ $t_{\text{f}}(\text{LEXT})$	LEXT_IN上升或下降的时间 ⁽¹⁾		-	-	50	
$C_{\text{in}}(\text{LEXT})$	LEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(LEXT)	占空比	-	30	-	70	%
I_{L}	LEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	± 1	μA

(1) 由设计保证，不在生产中测试。

图 15. 外部低速时钟源的交流时序图



4.3.7 内部时钟源特性

高速内部时钟 (HICK)


表 27. HICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HICK}	频率	-	-	48	-	MHz
$DuCy_{(HICK)}$	占空比	-	45	-	55	%
ACC_{HICK}	HICK振荡器的精度	使用者校准 ⁽¹⁾ (以寄存器CMR_CTRL)	-1	-	1	%
		ACC校准 ⁽¹⁾	-0.25	-	0.25	
		出厂校准 ⁽²⁾	$T_A = -40 \sim 105\text{ }^{\circ}\text{C}$	-	2.5	
			$T_A = -40 \sim 85\text{ }^{\circ}\text{C}$	-	2	
			$T_A = 0 \sim 70\text{ }^{\circ}\text{C}$	-	1.5	
			$T_A = 25\text{ }^{\circ}\text{C}$	0.5	1	
$t_{SU(HICK)}^{(2)}$	HICK振荡器启动时间	-	-	-	10.5	μs
$I_{DD(HICK)}^{(2)}$	HICK振荡器功耗	-	-	300	330	μA

(1) 由设计保证, 不在生产中测试。

(2) 由综合评估得出, 不在生产中测试。

图 16. HICK 时钟精度与温度的对比



低速内部时钟 (LICK)

表 28. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{LICK}^{(1)}$	频率	-	30	40	60	kHz

(1) 由综合评估得出, 不在生产中测试。

4.3.8 PLL 特性

表 29. PLL 特性

符号	参数	最小值	典型值	最大值 ⁽¹⁾	单位
f _{PLL_IN}	PLL输入时钟 ⁽²⁾	2	8	16	MHz
	PLL输入时钟占空比	40	-	60	%
f _{PLL_OUT} ⁽³⁾	PLL倍频输出时钟	32	-	300	MHz
t _{LOCK}	PLL锁相时间	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

(1) 由设计保证，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得f_{PLL_OUT}处于允许范围内。

(3) PLL输出固定经过二除频后再提供给系统时钟选择器。详细请参照AT32F423系列参考手册时钟章节。

4.3.9 低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前的操作模式而定：

- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟；
- 深睡眠或待机模式：时钟源是HICK时钟。

表 30. 低功耗模式的唤醒时间

符号	参数	条件	典型值	单位
t _{WUSLEEP}	从睡眠模式唤醒	-	3.7	μs
t _{WUDEEPSLEEP}	从深睡眠模式唤醒	LDO处于运行模式	450	μs
		LDO处于低功耗模式	500	
t _{WUSTDBY}	从待机模式唤醒	-	800	μs

4.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS（电磁敏感性）

- **EFT**：在V_{DD}和V_{SS}上通过耦合/去耦合网路施加一个瞬变电压的脉冲群（正向和反向）直到产生功能性错误。这个测试符合IEC 61000-4-4标准。

表 31. EMS 特性

符号	参数	条件	级别/类型
V _{EFT}	在V _{DD} 和V _{SS} 上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限，V _{DD} 和V _{SS} 入口有一47 μF电容并且每对V _{DD} 和V _{SS} 电源各有一0.1 μF旁路电容	V _{DD} = 3.3 V, LQFP100, T _A = +25 °C, f _{HCLK} = 150 MHz, LDO电压1.3 V。符合IEC 61000-4-4	4A (±4 kV)
		V _{DD} = 3.3 V, LQFP100, T _A = +25 °C, f _{HCLK} = 120 MHz, LDO电压1.2 V。符合IEC 61000-4-4	
		V _{DD} = 3.3 V, LQFP100, T _A = +25 °C, f _{HCLK} = 64 MHz, LDO电压1.0 V。符合IEC 61000-4-4	

在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应注意好的EMC性能与用户应用和具体的软件密切相关。因此，建议用户对软件实行EMC优化，并进行与EMC有关的测试。

4.3.11 GPIO 端口特性

通用输入/输出特性

所有的GPIO端口都是兼容CMOS和TTL。

表 32. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	-	-0.3	-	0.28 * V _{DD} + 0.1	V
V _{IH}	TC输入高电平电压	-	0.31 * V _{DD} + 0.8	-	V _{DD} + 0.3	V
	FTa输入高电平电压	模拟模式		-	5.5	
	FT和FTf输入高电平电压	-		-		
	FTa输入高电平电压	输入浮空、输入上拉、或输入下拉		-		
V _{hys}	施密特触发器电压迟滞 ⁽¹⁾	-	200	-	-	mV
			5% V _{DD}	-	-	-
I _{lkg}	输入浮空模式漏电流 ⁽²⁾	V _{SS} ≤ V _{IN} ≤ V _{DD} TC GPIO脚	-	-	±1	μA
		V _{SS} ≤ V _{IN} ≤ 5.5V FT, FTf, 和 FTa GPIO 脚	-	-	±1	
R _{PU}	弱上拉等效电阻	V _{IN} = V _{SS}	65	80	130	kΩ
R _{PD}	弱下拉等效电阻 ⁽³⁾	V _{IN} = V _{DD}	65	70	130	kΩ
C _{IO}	GPIO引脚的电容	-	-	9	-	pF

(1) 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。

(2) 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。

(3) BOOT0引脚弱下拉电阻不可禁用。

所有GPIO端口都是CMOS和TTL兼容（不需软件配置），它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中，GPIO脚的数目必须保证驱动电流不能超过4.2.1节给出的绝对最大额定值：

- 所有GPIO端口从 V_{DD} 上获取的电流总和，加上MCU在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 I_{VDD} （参见表7）。
- 所有GPIO端口吸收并从 V_{SS} 上流出的电流总和，加上MCU在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 I_{VSS} （参见表7）。

输出电压

所有的GPIO端口都是兼容CMOS和TTL的。

表 33. 输出电压特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
适中电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 4 mA	-	0.4	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -0.4	
V _{OL}	输出低电平	TTL端口, I _{IO} = 2 mA	-	0.4	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	2.4	
V _{OL}	输出低电平	I _{IO} = 9 mA	-	1.3	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -1.3	
V _{OL}	输出低电平	I _{IO} = 2 mA	-	0.4	V
V _{OH}	输出高电平		2.4 V ≤ V _{DD} < 2.7 V	V _{DD} -0.4	
较大电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 6 mA	-	0.4	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -0.4	
V _{OL}	输出低电平	TTL端口, I _{IO} = 5 mA	-	0.4	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	2.4	
V _{OL}	输出低电平	I _{IO} = 18 mA	-	1.3	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -1.3	
V _{OL}	输出低电平	I _{IO} = 4 mA	-	0.4	V
V _{OH}	输出高电平		2.4 V ≤ V _{DD} < 2.7 V	V _{DD} -0.4	
极大电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 15 mA	-	0.4	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -0.4	
V _{OL}	输出低电平	TTL端口, I _{IO} = 12 mA	-	0.4	V
V _{OH}	输出高电平		2.7 V ≤ V _{DD} ≤ 3.6 V	2.4	
V _{OL}	输出低电平	I _{IO} = 12 mA	-	0.4	V
V _{OH}	输出高电平		2.4 V ≤ V _{DD} < 2.7 V	V _{DD} -0.4	
超高电流吸入能力 ⁽²⁾					
V _{OL}	输出低电平	I _{IO} = 25 mA, 2.7 V ≤ V _{DD} ≤ 3.6 V	-	0.4	V
V _{OL}	输出低电平	I _{IO} = 18 mA, 2.4 V ≤ V _{DD} < 2.7 V			

(1) 由综合评估得出, 不在生产中测试。

(2) GPIO使能超高流吸入能力时, 其V_{OH}同极大电流推动能力。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 34. 输入交流特性

符号	参数	最小值	最大值	单位
t _{EXINTpw} ⁽¹⁾	EXINT控制器检测到外部信号的脉冲宽度	10	-	ns

(1) 由设计保证, 不在生产中测试。

4.3.12 NRST 引脚特性

NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻， R_{PU} （参见下表）。


表 35. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	-	-0.3	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压	-	2	-	$V_{DD} + 0.3$	
$V_{hys(NRST)}^{(1)}$	NRST施密特触发器电压迟滞	-	-	500	-	mV
$R_{PU}^{(2)}$	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω
$V_F(NRST)^{(1)}$	NRST输入滤波脉冲	-	-	-	33.3	μs
$V_{NF(NRST)}^{(1)}$	NRST输入非滤波脉冲	-	66.7	-	-	μs

(1) 由设计保证，不在生产中测试。

(2) 由综合评估得出，不在生产中测试。

图 17. 建议的 NRST 引脚保护



(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证 NRST 引脚的电位能够低于表 35 中列出的最大 $V_{IL(NRST)}$ 以下，否则 MCU 不能得到复位。

4.3.13 XMC 特性

下表列出的参数由设计保证，不在生产中测试。

SRAM/PSRAM/NOR 异步时序和波形

这些表格中的结果是按照下述 XMC 配置得到：

- 地址建立时间 (AddressSetupTime) = 0
- 地址保持时间 (AddressHoldTime) = 1
- 数据建立时间 (DataSetupTime) = 1

表 36. 异步总线复用的 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$7t_{HCLK} - 2$	$7t_{HCLK} + 2$	ns
$t_{v(NOE_NE)}$	XMC_NE低至XMC_NOE低有效时间	$3t_{HCLK} - 0.5$	$3t_{HCLK} + 1.5$	ns
$t_{w(NOE)}$	XMC_NOE低时间	$4t_{HCLK} - 1$	$4t_{HCLK} + 2$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	0	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1.5$	$t_{HCLK} + 1.5$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD（地址）有效保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	0	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 24$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns

图 18. 异步总线复用 PSRAM/NOR 读操作波形





表 37. 异步总线复用的 PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1$	$5t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$2t_{HCLK}$	$2t_{HCLK} + 1$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$2t_{HCLK} - 1$	$2t_{HCLK} + 2$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	$t_{HCLK} - 1$	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1$	$t_{HCLK} + 1$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD（地址）保持时间	$t_{HCLK} - 3$	-	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$4t_{HCLK} + 2.5$	-	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 1.5$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.6	ns
$t_{v(Data_NADV)}$	XMC_NADV高至数据有效时间	-	$t_{HCLK} + 1.5$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} - 5$	-	ns

图 19. 异步总线复用 PSRAM/NOR 写操作波形



PSRAM/NOR同步时序和波形

这些表格中的结果是按照下述XMC配置得到：

- BurstAccessMode = XMC_BurstAccessMode_Enable，使能突发传输模式
- MemoryType = XMC_MemoryType_CRAM，存储器类型为CRAM
- WriteBurst = XMC_WriteBurst_Enable，使能突发写操作
- CLKPrescale = 1，（1个存储器周期 = 2个HCLK周期）（译注：CLKPrescale是XMC_BK1TMGx寄存器中的CLKPSC位，参见AT32F423系列参考手册）
- 使用NOR闪存时，DataLatency = 1；使用PSRAM时，DataLatency = 0（注：DataLatency是XMC_BK1TMGx寄存器中的DATLAT位，参见AT32F423系列参考手册）

表 38. 同步总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	1.5	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKH-NOEL})$	XMC_CLK高至XMC_NOE低间隔时间		$t_{\text{HCLK}} + 1$	ns
$t_d(\text{CLKL-NOEH})$	XMC_CLK低至XMC_NOE高间隔时间	$t_{\text{HCLK}} + 0.5$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	0	-	ns
$t_{\text{su}}(\text{ADV-CLKH})$	XMC_CLK高之前XMC_AD有效建立时间	6	-	ns
$t_{\text{h}}(\text{CLKH-ADV})$	XMC_CLK高之后XMC_AD有效保持时间	$t_{\text{HCLK}} - 10$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	8	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	6	-	ns

图 20. 同步总线复用 PSRAM/NOR 读操作波形





表 39. 同步总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NWEL})$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_d(\text{CLKL-NWEH})$	XMC_CLK低至XMC_NWE高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	3	-	ns
$t_d(\text{CLKL-Data})$	XMC_CLK低之后XMC_AD间隔时间	-	6	ns
$t_d(\text{CLKL-UBLBH})$	XMC_CLK低至XMC_UB/LB高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 21. 同步总线复用 PSRAM 写操作波形



4.3.14 TMR 定时器特性

下表列出的参数由设计保证，不在生产中测试。

表 40. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res}(TMR)$	定时器分辨时间	-	1	-	$t_{TMRxCLK}$
		$f_{TMRxCLK} = 150 \text{ MHz}$	6.66	-	ns
f_{EXT}	CH1至CH4的定时器外部时钟频率	-	0	$f_{TMRxCLK}/2$	MHz

4.3.15 SPI / I²S 接口特性

表41列出SPI参数和表42列出I²S参数。

表 41. SPI 特性

符号	参数	条件	最小值	最大值	单位
f_{SCK} ($1/t_{c(SCK)}$) ⁽¹⁾	SPI时钟频率 ⁽²⁾⁽³⁾	主模式	-	32	MHz
		从收模式	-	32	
		从发模式	-	25	
$t_{su}(CS)$ ⁽¹⁾	CS建立时间	从模式	$4t_{PCLK}$	-	ns
$t_h(CS)$ ⁽¹⁾	CS保持时间	从模式	$2t_{PCLK}$	-	ns
$t_{w(SCKH)}$ ⁽¹⁾ $t_{w(SCKL)}$ ⁽¹⁾	SCK高和低的时间	主模式, $f_{PCLK} = 100 \text{ MHz}$, 预分频系数 = 4	15	25	ns
$t_{su}(MI)$ ⁽¹⁾	数据输入建立时间	主模式	5	-	ns
$t_{su}(SI)$ ⁽¹⁾		从模式	5	-	
$t_h(MI)$ ⁽¹⁾	数据输入保持时间	主模式	5	-	ns
$t_h(SI)$ ⁽¹⁾		从模式	4	-	
$t_a(SO)$ ⁽¹⁾⁽⁴⁾	数据输出访问时间	从模式, $f_{PCLK} = 20 \text{ MHz}$	0	$3t_{PCLK}$	ns
$t_{dis}(SO)$ ⁽¹⁾⁽⁵⁾	数据输出禁止时间	从模式	2	10	ns
$t_v(SO)$ ⁽¹⁾	数据输出有效时间	从模式 (使能边沿之后)	-	25	ns
$t_v(MO)$ ⁽¹⁾	数据输出有效时间	主模式 (使能边沿之后)	-	5	ns
$t_h(SO)$ ⁽¹⁾	数据输出保持时间	从模式 (使能边沿之后)	15	-	ns
$t_h(MO)$ ⁽¹⁾		主模式 (使能边沿之后)	2	-	

(1) 由设计保证，不在生产中测试。

(2) 从模式最大时钟频率不得超过 $f_{PCLK}/2$ 。

(3) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求技术支持。

(4) 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。

(5) 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。

图 22. SPI 时序图 - 从模式和 CPHA = 0




图 23. SPI 时序图 - 从模式和 CPHA = 1




图 24. SPI 时序图 - 主模式





表 42. I²S 特性


符号	参数	条件	最小值	最大值	单位
$t_r(CK)$ $t_f(CK)$	I ² S时钟上升和下降时间	负载电容: C = 50 pF	-	8	ns
$t_v(WS)^{(1)}$	WS有效时间	主模式	3	-	
$t_h(WS)^{(1)}$	WS保持时间	主模式	2	-	
$t_{su}(WS)^{(1)}$	WS建立时间	从模式	4	-	
$t_h(WS)^{(1)}$	WS保持时间	从模式	0	-	
$t_{su}(SD_MR)^{(1)}$	数据输入建立时间	主接收器	6.5	-	
$t_{su}(SD_SR)^{(1)}$		从接收器	1.5	-	
$t_h(SD_MR)^{(1)(2)}$	数据输入保持时间	主接收器	0	-	
$t_h(SD_SR)^{(1)(2)}$		从接收器	0.5	-	
$t_v(SD_ST)^{(1)(2)}$	数据输出有效时间	从发送器 (使能边沿之后)	-	18	
$t_h(SD_ST)^{(1)}$	数据输出保持时间	从发送器 (使能边沿之后)	11	-	
$t_v(SD_MT)^{(1)(2)}$	数据输出有效时间	主发送器 (使能边沿之后)	-	3	
$t_h(SD_MT)^{(1)}$	数据输出保持时间	主发送器 (使能边沿之后)	0	-	

(1) 由设计保证, 不在生产中测试。

(2) 依赖于 f_{PCLK} 。例如, 如果 $f_{PCLK} = 8 \text{ MHz}$, 则 $t_{PCLK} = 1/f_{PCLK} = 125 \text{ ns}$ 。

图 25. I²S 从模式时序图 (Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 26. I²S 主模式时序图 (Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

4.3.16 I²C 接口特性

SDA和SCL GPIO要求的满足有以下限制：SDA和SCL不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和V_{DD}之间的PMOS管被关闭，但仍然存在。

I²C总线接口支持标准模式（最高100 kHz）、快速模式（最高400 kHz）、和增强快速模式（最高1 MHz）。

4.3.17 OTGFS 接口特性

表 43. OTGFS 启动时间

符号	参数	最大值	单位
$t_{\text{STARTUP}}^{(1)}$	OTGFS收发器启动时间	1	μs

(1) 由设计保证，不在生产中测试。

表 44. OTGFS 直流特性

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
输入电平	V_{DD}	OTGFS操作电压	-	3.0 ⁽²⁾	3.6	V
	$V_{\text{DI}}^{(3)}$	差分输入灵敏度	I (OTGFS_D+/D-)	0.2	-	V
	$V_{\text{CM}}^{(3)}$	差分共模范围	包含 V_{DI} 范围	0.8	2.5	
	$V_{\text{SE}}^{(3)}$	单端接收器阈值	-	1.3	2.0	
输出电平	V_{OL}	静态输出低电平	1.24 k Ω 的 R_{L} 接至3.6 V ⁽⁴⁾	-	0.3	V
	V_{OH}	静态输出高电平	15 k Ω 的 R_{L} 接至 V_{SS} ⁽⁴⁾	2.8	3.6	
R_{PU}	OTGFS_D+内部上拉电阻	$V_{\text{IN}} = V_{\text{SS}}$	0.97	1.24	1.58	k Ω
R_{PD}	OTGFS_D+/D-内部下拉电阻	$V_{\text{IN}} = V_{\text{DD}}$	15	19	25	k Ω

(1) 所有的电压测量都是以设备端地线为准。

(2) AT32F423系列的正确USB功能可以在2.7 V得到保证，而不是全部的电气特性在2.7~3.0 V电压范围下降级。

(3) 由设计保证，不在生产中测试。

(4) R_{L} 是连接到USB驱动器上的负载。

图 27. OTGFS 时序：数据信号上升和下降时间定义




表 45. OTGFS 电气特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
t_{r}	上升时间 ⁽²⁾	$C_{\text{L}} \leq 50 \text{ pF}$	4	20	ns
t_{f}	下降时间 ⁽²⁾	$C_{\text{L}} \leq 50 \text{ pF}$	4	20	ns
t_{rfm}	上升下降时间匹配	$t_{\text{r}}/t_{\text{f}}$	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

(1) 由设计保证，不在生产中测试。

(2) 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章（2.0版）。

4.3.18 12 位 ADC 特性

除非特别说明，下表的参数是使用符合表11的条件的环境温度， f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 46. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.4	-	3.6	V
$V_{REF+}^{(1)}$	正参考电压	-	2.0	-	V_{DDA}	V
$I_{DDA}^{(2)}$	在 V_{DDA} 输入脚上的电流	$f_{ADC} = 80 \text{ MHz}$	-	1000	1250	μA
$I_{VREF+}^{(1)(2)}$	在 V_{REF+} 输入脚上的电流	$f_{ADC} = 80 \text{ MHz}$	-	470	510	μA
f_{ADC}	ADC时钟频率	$V_{REF+} \geq 3.0 \text{ V}$	0.6	-	80	MHz
		$V_{REF+} < 3.0 \text{ V}$	0.6	-	30	
$f_s^{(3)}$	采样速率	分辨率12位	0.04	-	5.33	MSPS
					4.21	
		分辨率10位	0.047	-	6.15	
					4.71	
		分辨率8位	0.055	-	7.27	
					5.33	
		分辨率6位	0.067	-	8.88	
					6.15	
$f_{TRIG}^{(3)}$	外部触发频率	$f_{ADC} = 80 \text{ MHz}$	-	-	4.44	MHz
		-	-	-	18	$1/f_{ADC}$
$V_{AIN}^{(3)}$	转换电压范围 ⁽³⁾	-	0 (V_{REF-} 连接到地)	-	V_{REF+}	V
$R_{AIN}^{(3)}$	外部输入阻抗	-	参见表47			Ω
$C_{ADC}^{(3)}$	内部采样和保持电容	-	-	10	-	pF
$t_{CAL}^{(3)}$	校准时间	$f_{ADC} = 80 \text{ MHz}$	2.56			μs
		-	205			$1/f_{ADC}$
$t_{lat}^{(3)}$	抢占触发转换时延	$f_{ADC} = 80 \text{ MHz}$	-	-	37.5	ns
		-	-	-	3 ⁽⁴⁾	$1/f_{ADC}$
$t_{latr}^{(3)}$	普通触发转换时延	$f_{ADC} = 80 \text{ MHz}$	-	-	25	ns
		-	-	-	2 ⁽⁴⁾	$1/f_{ADC}$
$t_s^{(3)}$	采样时间	$f_{ADC} = 80 \text{ MHz}$	0.031	-	8.006	μs
		-	2.5	-	640.5	$1/f_{ADC}$
$t_{STAB}^{(3)}$	上电时间	-	45			$1/f_{ADC}$
$t_{CONV}^{(3)}$	总转换时间（包括采样时间）	$f_{ADC} = 80 \text{ MHz}$, 分辨率12位	0.188	-	8.163	μs
		分辨率12位	15 ~ 653（采样 t_s + 逐步逼近12.5）			$1/f_{ADC}$

(1) 依据不同的封装， V_{REF+} 可能在内部连接到 V_{DDA} 。

(2) 由综合评估保证，不在生产中测试。

(3) 由设计保证，不在生产中测试。

(4) 对于外部触发，必须在表46列出的时延中加上一个延迟 $1/f_{PCLK2}$ 。

表47决定最大的外部阻抗，使得误差可以小于1 LSB。（分辨率12位）

表 47. $f_{\text{ADC}} = 80 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} (Ω) ⁽¹⁾	
		快速通道	慢速通道
2.5	0.031	30	不支持
6.5	0.081	200	50
12.5	0.156	400	350
24.5	0.306	800	700
47.5	0.594	1700	1500
92.5	1.156	3000	2600
247.5	3.094	9000	8500
640.5	8.006	20000	19000

(1) 由设计保证。

表 48. ADC 精度⁽¹⁾⁽²⁾

符号	参数	测试条件	典型值	最大值	单位
ET	综合误差	$f_{\text{ADC}} = 80 \text{ MHz}$, $R_{\text{AIN}} < 20 \text{ k}\Omega$, $V_{\text{DDA}} = 3.0 \sim 3.6 \text{ V}$, $T_A = -40 \sim 105 \text{ }^\circ\text{C}$, $V_{\text{REF+}} = V_{\text{DDA}}$	± 3	± 5	LSB
EO	偏移误差		-1	+1/-2	
EG	增益误差		+2	+3.5	
ED	微分线性误差		+2.5	+4/-1	
EL	积分线性误差		+3	± 4.5	
ET	综合误差	$f_{\text{ADC}} = 30 \text{ MHz}$, $R_{\text{AIN}} < 20 \text{ k}\Omega$, $V_{\text{DDA}} = 2.4 \sim 3.6 \text{ V}$, $T_A = -40 \sim 105 \text{ }^\circ\text{C}$, $V_{\text{REF+}} = V_{\text{DDA}}$	± 2	± 3.5	LSB
EO	偏移误差		-0.5	+1/-2	
EG	增益误差		+2	+3	
ED	微分线性误差		± 0.75	± 1	
EL	积分线性误差		± 1.5	± 2	
ET	综合误差	$f_{\text{ADC}} = 30 \text{ MHz}$, $R_{\text{AIN}} < 20 \text{ k}\Omega$, $V_{\text{DDA}} = 2.4 \sim 3.6 \text{ V}$, $T_A = -40 \sim 105 \text{ }^\circ\text{C}$, $V_{\text{REF+}} = 2.0 \sim 2.4 \text{ V}$	± 2.5	± 4	LSB
EO	偏移误差		-1.5	+1/-3.5	
EG	增益误差		+2	+3.5	
ED	微分线性误差		± 0.7	+1.2/-1	
EL	积分线性误差		± 1.2	± 2	

(1) ADC的直流精度数值是在经过内部校准后测量的。

(2) 由综合评估保证，不在生产中测试。

图 28. ADC 精度特性





图 29. 使用 ADC 典型的连接图




(1) 有关 R_{AIN} 和 C_{ADC} 的数值，参见表46。

(2) $C_{parasitic}$ 表示PCB（与焊接和PCB布局质量相关）与焊盘上的寄生电容（大约7 pF）。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。


PCB设计建议

依据 V_{REF+} 是否与 V_{DDA} 相连，电源的去耦必须按照图30或图31连接。图中的100 nF电容必须是瓷介电容（好的质量），它们应该尽可能地靠近MCU芯片。

图 30. 供电电源和参考电源去耦线路（具有外部 V_{REF+} 引脚封装）



(1) V_{REF+} 输入只出现在100脚封装。

图 31. 供电电源去耦线路（无外部 V_{REF+} 引脚封装）

(1) V_{REF+} 输入只出现在100脚封装。

4.3.19 内部参考电压（ V_{INTRV} ）特性

表 49. 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{INTRV}	内部参考电压	-	1.16	1.20	1.24	V
$T_{Coff}^{(1)}$	温度系数	-	-	50	100	ppm/°C
T_{S_VINTRV}	当读出内部参考电压时，ADC的采样时间	-	5	-	-	μs

(1) 由综合评估保证，不在生产中测试。

4.3.20 温度传感器（ V_{TS} ）特性

表 50. 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} 相对于温度的线性度	$T_A = -20 \sim +85\text{ }^{\circ}\text{C}$	-	± 1	± 2	$^{\circ}\text{C}$
		$T_A = -40 \sim +105\text{ }^{\circ}\text{C}$	-	-	± 3	
$Avg_Slope^{(1)(2)}$	平均斜率	-	-4.06	-4.26	-4.47	mV/°C
$V_{25}^{(1)(2)}$	在25 °C时的电压	-	1.20	1.29	1.38	V
$t_{START}^{(3)}$	建立时间	-	-	-	100	μs
$T_{S_temp}^{(3)}$	当读取温度时，ADC采样时间	-	5	-	-	μs

(1) 由综合评估保证，不在生产中测试。

(2) 温度传感器输出电压随温度线性变化，由于生产过程的变化，温度变化曲线的偏移在不同芯片上会有不同（最多相差50°C）。内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应该使用一个外置的温度传感器。

(3) 由设计保证，不在生产中测试。


利用下列公式得出温度：

$$\text{温度}(^{\circ}\text{C}) = \{(V_{25} - V_{TS}) / Avg_Slope\} + 25$$

这里：

$V_{25} = V_{TS}$ 在25 °C时的数值

Avg_Slope = 温度与 V_{TS} 曲线的平均斜率（单位为mV/°C）

图 32. V_{TS} 对温度理想曲线图

4.3.21 12 位 DAC 特性

表 51. DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟供电电压	-	2.4	-	3.6	V
$V_{REF+}^{(1)}$	参考电压	-	2.0	-	3.6	V
V_{SSA}	地线	-	0	-	0	V
$R_O^{(2)}$	缓冲器关闭时的输出阻抗	-	-	13.2	16	k Ω
$C_{LOAD}^{(2)}$	负载电容（缓冲器打开时）	-	-	-	50	pF
$DAC_OUT^{(2)}$	缓冲器打开时低端的 DAC_OUT 电压	-	0.2	-	-	V
	缓冲器打开时高端的 DAC_OUT 电压	-	-	-	$V_{REF+} - 0.2$	V
	缓冲器关闭时低端的 DAC_OUT 电压	-	-	0.5	5	mV
	缓冲器关闭时高端的 DAC_OUT 电压	-	-	-	$V_{REF+} - 5\text{ mV}$	V
$I_{DDA}^{(3)}$	在静止模式DAC直流消耗	无负载, 当 $V_{REF+} = 3.6\text{ V}$ 时	-	450	515	μA
$I_{VREF+}^{(1)(3)}$	在静止模式DAC直流消耗	无负载, 当 $V_{REF+} = 3.6\text{ V}$ 时	-	380	390	μA
$DNL^{(3)}$	非线性失真	-	-	± 0.5	± 1	LSB
$INL^{(3)}$	非线性积累（在代码i时测量的数值与代码DAC_OUT大和代码DAC_OUT小之间的连线间的偏差）	-	-	± 1	± 2	LSB
偏移误差 ⁽³⁾	偏移误差（代码0x800时测量的数值与理想数值 $V_{REF+}/2$ 之间的偏差）	-	-	10	15	mV
			-	10	20	LSB
增益误差 ⁽³⁾	增益误差	-	-	0.2	0.4	%

符号	参数	条件	最小值	典型值	最大值	单位
$t_{SETTLING}^{(2)}$	设置时间	$C_{LOAD} \leq 50 \text{ pF}$	-	1	4	μs
更新速率 ⁽²⁾	当输入代码为较小变化时（从数值 i 变到 $i+1 \text{ LSB}$ ），得到正确 DAC_OUT 的频率	$C_{LOAD} \leq 50 \text{ pF}$	-	-	1	MSPS
$t_{WAKEUP}^{(2)}$	从关闭状态唤醒的时间（设置 DAC 控制寄存器中的 EN 位）	$C_{LOAD} \leq 50 \text{ pF}$	-	1.2	4	μs

(1) 依据不同的封装， V_{REF+} 可能在内部连接到 V_{DDA} 。

(2) 由设计保证，不在生产中测试。

(3) 由综合评估保证，不在生产中测试。

5 封装数据

5.1 LQFP100 – 14 x 14 mm 封装

图 33. LQFP100 – 14 x 14 mm 100 脚薄型正方扁平封装图




表 52. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.26
c	0.10	0.127	0.20
D	15.75	16.00	16.25
D1	13.90	14.00	14.10
E	15.75	16.00	16.25
E1	13.90	14.00	14.10
e	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		

5.2 LQFP64 – 10 x 10 mm 封装

图 34. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图




表 53. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.27
c	0.09	-	0.20
D	11.75	12.00	12.25
D1	9.90	10.00	10.10
E	11.75	12.00	12.25
E1	9.90	10.00	10.10
e	0.50 BSC.		
Θ	3.5° REF.		
L	0.45	0.60	0.75
L1	1.00 REF.		
ccc	0.08		

5.3 LQFP64 – 7 x 7 mm 封装

图 35. LQFP64 – 7 x 7 mm 64 引脚薄型正方扁平封装图




表 54. LQFP64 – 7 x 7 mm 64 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.13	0.18	0.23
c	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.40 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

5.4 LQFP48 – 7 x 7 mm 封装

图 36. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图




表 55. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.50 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

5.5 QFN48 – 6 x 6 mm 封装

图 37. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图




表 56. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	5.90	6.00	6.10
D2	3.07	3.17	3.27
E	5.90	6.00	6.10
E2	3.07	3.17	3.27
e	0.40 BSC.		
K	0.20	-	-
L	0.35	0.40	0.45

5.6 QFN36 – 6 x 6 mm 封装

图 38. QFN36 – 6 x 6 mm 36 引脚正方扁平无引线封装图




表 57. QFN36 – 6 x 6 mm 36 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.85	0.90	0.95
A1	0.00	0.02	0.05
b	0.18	0.23	0.28
c	0.203 REF.		
D	5.90	6.00	6.10
D2	3.60	3.70	3.80
Nd	4.00 BSC.		
E	5.90	6.00	6.10
E2	3.60	3.70	3.80
Ne	4.00 BSC.		
e	0.50 BSC.		
L	0.50	0.55	0.60
K	0.60 REF.		

5.7 QFN32 – 4 x 4 mm 封装

图 39. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装图





表 58. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	3.90	4.00	4.10
D2	2.65	2.70	2.75
E	3.90	4.00	4.10
E2	2.65	2.70	2.75
e	0.40 BSC.		
K	0.20	-	-
L	0.25	0.30	0.35

5.8 封装丝印

图 40. 丝印示意图



(1) 未按比例绘制。

5.9 热特性

根据电路板为FR-4材质，板厚1.6 mm，两层板仿真计算。由设计保证，不在生产中测试。

表 59. 封装的热特性

符号	参数	数值	单位
Θ_{JA}	结到环境的热阻抗 – LQFP100 – 14 x 14 mm	75.6	°C/W
	结到环境的热阻抗 – LQFP64 – 10 x 10 mm	84	
	结到环境的热阻抗 – LQFP64 – 7 x 7 mm	92.4	
	结到环境的热阻抗 – LQFP48 – 7 x 7 mm	92.4	
	结到环境的热阻抗 – QFN48 – 6 x 6 mm	57	
	结到环境的热阻抗 – QFN36 – 6 x 6 mm	57	
	结到环境的热阻抗 – QFN32 – 4 x 4 mm	71.3	

6 型号说明

表 60. AT32F423 系列型号说明

例如:	AT32	F	4	2	3	R	C	T	7	-7
产品系列										
AT32 = 基于ARM®的32位微控制器										
产品类型										
F = 通用类型										
内核										
4 = Cortex®-M4										
产品子系列										
2 = 超值型										
产品应用别										
3 = CAN + OTG系列										
引脚数目										
V = 100脚										
R = 64脚										
C = 48脚										
T = 36脚										
K = 32脚										
闪存存储器容量										
C = 256 K字节的闪存存储器										
B = 128 K字节的闪存存储器										
8 = 64 K字节的闪存存储器										
封装										
T = LQFP										
U = QFN										
温度范围										
7 = -40 °C至+105 °C										
封装细节										
-7 = LQFP64 - 7 x 7 mm封装										
-4 = QFN32 - 4 x 4 mm封装										
无 = 其他封装										

关于更多的选项列表（速度、封装等）和其他相关信息，请与您本地的雅特力销售处联络。

7 文档版本历史

表 61. 文档版本历史

日期	版本	变更
2023.3.20	2.00	最初版本

重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：(A) 对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求的系统；(B) 航空应用；(C) 汽车应用或汽车环境；(D) 航天应用或航天环境，且/或(E) 武器。因雅特力产品不是为前述应用设计的，而采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。

© 2023 雅特力科技 保留所有权利