



HK32M050 数据手册

版本：1.2

发布日期：2023-09-15

深圳市航顺芯片技术研发有限公司

<http://www.hsxp-hk.com>

前言

编写目的

本文档介绍了 HK32M050 系列芯片的结构框图、存储器映射、外设接口、电气特性、引脚封装等，旨在帮助用户快速了解该系列芯片的特点及功能。

读者对象

本文适用于以下读者：

- 开发工程师
- 芯片测试工程师
- 芯片选型工程师

版本说明

本文档对应的产品系列为 HK32M050 系列芯片。

修订记录

版本	日期	修订说明
0.99	2023/02/26	Alpha 版本发布
1.0	2023/07/28	官网首次发布
1.1	2023/08/10	1. “2 产品概述”中的最高工作频率改为了 64MHz； 2. 在“6.8 引脚复用（AF）功能表”增加了 UART 的 TX 和 RX 引脚可互换的说明。
1.2	2023/09/15	1. 更新了“3.15 ADC”中 ADC 时钟频率和转换速率。 2. 删除了“表 4-24 OPAMP 特性”中的输入偏置电流。 3. 更新了“4.2.15 DAC 分压器特性”。

目录

1 简介.....	1
2 产品概述.....	2
2.1 产品特性.....	2
2.2 器件一览表.....	5
3 功能介绍.....	6
3.1 结构框图.....	6
3.2 存储器映射.....	7
3.3 存储器.....	7
3.3.1 Flash	7
3.3.2 内置 SRAM.....	7
3.4 供电方案.....	7
3.5 电源监控器.....	7
3.6 低功耗模式.....	8
3.7 复位.....	8
3.7.1 系统复位.....	8
3.7.2 电源复位.....	9
3.8 时钟和时钟树.....	9
3.9 GPIO	10
3.10 SYSCFG.....	10
3.11 中断与事件.....	10
3.11.1 NVIC.....	10
3.11.2 EXTI.....	10
3.12 独立看门狗（IWDG）	11
3.13 窗口看门狗（WWDG）	11
3.14 定时器.....	11
3.14.1 高级定时器.....	11
3.14.2 通用定时器.....	11
3.14.3 基本定时器.....	12
3.14.4 System Tick 定时器.....	12
3.15 ADC.....	12

3.15.1 内部参考电压.....	12
3.16 电压比较器 (COMP)	12
3.17 运算放大器 (OPAMP)	13
3.18 电机加速单元 (EMACC)	13
3.19 除法和开方计算单元 (DVSQ)	13
3.20 I2C 总线	13
3.21 通用异步收发器 (UART)	14
3.22 串行外设接口 (SPI)	14
3.23 96 位 UID	15
3.24 调试接口 (DBG)	15
4 电气性能指标.....	16
4.1 最大绝对额定值.....	16
4.1.1 极限电压特性.....	16
4.1.2 极限电流特性.....	16
4.1.3 极限温度特性.....	16
4.2 工作参数.....	17
4.2.1 推荐工作条件.....	17
4.2.2 BOR 特性.....	17
4.2.3 上/下电复位特性	18
4.2.4 内部参考电压.....	18
4.2.5 工作电流特性.....	18
4.2.6 内部高速 (HSI) 时钟特性	19
4.2.7 内部低速 (LSI) 时钟特性	20
4.2.8 Flash 存储器特性	20
4.2.9 IO 输入引脚特性	20
4.2.10 IO 输出引脚特性.....	21
4.2.11 NRST 复位管脚特性	21
4.2.12 TIM 计数器特性	21
4.2.13 电机加速单元 (EMACC) 特性.....	22
4.2.14 ADC 特性.....	22
4.2.15 DAC 分压器特性.....	24

4.2.16 电压比较器 (COMP) 特性.....	25
4.2.17 运算放大器 (OPAMP) 特性.....	25
5 典型电路.....	27
5.1 电源供电.....	27
6 引脚定义.....	28
6.1 TSSOP28 封装	28
6.2 QFN28 封装	29
6.3 TSSOP24 封装	30
6.4 QFN24 封装	31
6.5 TSSOP20 封装	32
6.6 QFN20 封装	33
6.7 各封装的引脚定义.....	33
6.8 引脚复用 (AF) 功能表.....	36
7 封装参数.....	37
7.1 封装尺寸.....	37
7.1.1 TSSOP28 封装	37
7.1.2 QFN28 封装	38
7.1.3 TSSOP24 封装	40
7.1.4 QFN24 封装	41
7.1.5 TSSOP20 封装	44
7.1.6 QFN20 封装	45
7.2 丝印信息.....	46
7.2.1 TSSOP28 丝印	46
7.2.2 QFN28 丝印	46
7.2.3 TSSOP24 丝印	47
7.2.4 QFN24 丝印	47
7.2.5 TSSOP20 丝印	47
7.2.6 QFN20 丝印	47
8 订货信息.....	48
8.1 订货代码.....	48
8.2 订货包装.....	48

9 缩略语.....	50
10 重要提示.....	52

1 简介

本文档为 HK32M050 系列芯片的数据手册。HK32M050 系列芯片是由深圳市航顺芯片技术研发有限公司研发的电机专用型 MCU 芯片，包括以下型号：

- HK32M050G4U7（QFN28 封装）
- HK32M050G4P7（TSSOP28 封装）
- HK32M050E4U7（QFN24 封装）
- HK32M050E4P7（TSSOP24 封装）
- HK32M050F4U7（QFN20 封装）
- HK32M050F4P7（TSSOP20 封装）

用户可以查看《HK32M050 用户手册》，进一步了解该系列芯片的功能。

2 产品概述

HK32M050 系列是一款使用 ARM® Cortex®-M0 内核，集成航顺自研专利——电机控制算法加速单元（EMACC）的电机驱动专用芯片，最高工作频率可达 64MHz，内置 16 Kbyte Flash 和 4 Kbyte SRAM。

HK32M050 内置 1 个 16 位高级定时器（共 3 路 PWM 输出，3 路均带不对称死区互补输出）、1 个 32 位通用定时器、1 个 16 位通用定时器和 1 个 16 位基本定时器。

HK32M050 内置的模拟电路包括：1 个 12 位 ADC（最多 6 个外部通道）、2 个模拟运算放大器（带 PGA 模式）、1 个模拟比较器（比较门限 PGA）、1 个上电/掉电/欠压复位电路（POR/PDR/BOR）和 1 个内部参考电压（供片内 ADC 采样）。

HK32M050 除电源、地、NRST 以外的所有引脚都可以作为 GPIO、外设 IO 或外部中断输入；在引脚数量受限应用场景中，提供尽可能多的引脚数量。

HK32M050 支持传统的 Flash 读写保护，也支持航顺自研专利的 Flash 代码加密。

HK32M050 内置多种通信接口：1 路串口 UART、1 路高速 SPI、1 路 I2C。

HK32M050 还集成了硬件除法开方运算单元（DVSQ），提高了软件处理能力和快速响应外部事件的能力。

HK32M050 支持睡眠（Sleep）和停机（Stop）低功耗模式，适用于对芯片低功耗要求较高的应用。

由于拥有这些丰富的外设，HK32M050 特别适合于无刷直流电机（BLDC）/永磁同步电机（PMSM）的方波/磁场定向控制（FOC）驱动控制等应用。

- 电动工具
- 工业风机
- 压缩机
- 电动车
- 油烟机
- 吸尘器
- 水泵
- 吊扇
- 空调

2.1 产品特性

- CPU 内核
 - ARM® Cortex®-M0
 - 最高频率：64MHz
 - 24 位 System Tick 定时器
- 工作电压范围
 - 单电源域（电源 V_{DD}）：2.5V~5.5V
- 工作温度范围：-40° C ~ +105° C
- 典型工作电流
 - 运行模式（Run）
 - 2.88mA@5V@8MHz
 - 6.96mA@5V@64MHz

- 睡眠模式 (Sleep)
 - 0.4mA@5V@40kHz
 - 1.48mA@5V@8MHz
 - 4.4mA@5V@64MHz
- 停机模式 (Stop)
 - 正常模式 (Normal): 0.37mA@5V@40kHz
 - 低功耗模式 (Low-Power): 11.3μA@5V@40kHz
- 存储器
 - 16 Kbyte Flash
 - CPU 主频不高于 21MHz 时, 支持 0 等待总线周期访问 Flash。
 - Flash 具有数据安全保护功能, 可分别设置读保护和写保护。
 - 支持 Flash 存储的指令和数据加密, 可防止 Flash 内容受到物理攻击。
 - 4Kbyte SRAM
- 时钟
 - 片内高速时钟 (HSI): 8 MHz /16 MHz /64 MHz
 - 片内低速时钟 (LSI): 40kHz
 - GPIO 外部输入时钟: 5~30 MHz
- 复位
 - 外部管脚复位 (NRST 引脚)
 - 选项字节装载机复位
 - 窗口看门狗计数终止 (WWDG 复位)
 - 独立看门狗计数终止 (IWDG 复位)
 - 电源复位 (POR/PDR/BOR)
 - 软件复位 (SW 复位)
 - 低功耗管理复位
- GPIO 端口
 - 支持最多 25 个 GPIO 端口
- 数据通信接口
 - 1 路 UART
 - 1 路 I2C
 - 1Mbps/400kbps/100kbps 传输模式
 - 在停机模式 (Stop) 下, 支持数据接收唤醒
 - 1 路高速 SPI
 - 最高 18Mbps 传输速率
- 定时器
 - 1 个 16 位电机专用高级定时器 (TIM1)
 - 3 路带 PWM 前后不对称死区互补输出
 - 支持外部管脚信号刹车以及内部比较器输出信号刹车
 - 支持 CC4~CC6 通道多点比较输出触发 ADC
 - 2 个通用定时器

- 1 个 32 位通用定时器 (TIM2)
- 1 个 16 位通用定时器 (TIM3)
- o 1 个 16 位基本定时器 (TIM6)
- 除法和开方运算单元 (DVSQ)
 - o 支持 32 位定点数除法, 可同时得到商和余数
 - o 支持 32 位定点数高精度开方
- 电机加速硬件单元 (EMACC)
 - o 支持 Cordic 运算, 用于正余弦计算
 - o 支持 Clarke、Park 和反 Park 运算
 - o 支持 SVPWM
 - o 支持 1 路高速电机数据传输通道 (Trace)
- 片内模拟电路
 - o 1 个逐次逼近型 (SAR) ADC
 - 12 位分辨率
 - 最高转换频率: 1.14MSPS
 - 最多 6 路外部模拟信号输入通道
 - 支持 4 个独立队列
 - 支持自动连续转换、扫描转换功能
 - 支持常规队列中通道替换功能
 - 支持多个硬件触发源 (TIM1_TRGO、TIM1_CCx、GPIO 输入事件等)
 - 独立的通道数据结果寄存器
 - o 内部参考电压
 - 内部参考电压输出连接到 ADC 的独立通道
 - o 1 个电压比较器
 - 比较器的参考电压可来自外部信号输入, 也可来自内部 8 位 DAC
 - 比较器的输出可作为高级定时器的刹车
 - o 2 个运算放大器
 - 放大倍数可编程
 - 放大器的输出信号可以到管脚也可从内部到 ADC 的采样通道
- 96 位芯片 UID 标识
 - o 用作序列号和安全密钥
 - o 激活安全自举过程
- CPU 跟踪与调试
 - o SWD 调试接口
 - o ARM® CoreSight™ 调试组件 (ROM-Table、DWT 和 BPU)
 - o 自定义 DBGMCU 调试控制器 (低功耗模式仿真控制、调试外设时钟控制、调试及跟踪接口分配)
- 可靠性
 - o 通过 HBM6000V/CDM2000V/LU800mA 等级测试。

2.2 器件一览表

表 2-1 HK32M050 系列芯片特性

产品特性		HK32M050G4U7	HK32M050G4P7	HK32M050E4U7	HK32M050E4P7	HK32M050F4U7	HK32M050F4P7
GPIO		25	25	22	22	18	18
封装		QFN28	TSSOP28	QFN24	TSSOP24	QFN20	TSSOP20
工作电压		2.5V~5.5V					
工作温度		-40°C ~ +105°C					
存储器	Flash (Kbyte)	16					
	SRAM (Kbyte)	4					
CPU	内核	Cortex®-M0					
	工作频率	64MHz					
定点数除法/开方运算单元 (DVSQ)		1					
时钟	内部 LSI	40kHz					
	内部 HSI	8 MHz /16 MHz /64 MHz					
	GPIO 输入时钟	5~30 MHz					
定时器	高级定时器	1 个 (16 位) : TIM1					
	通用定时器	1 个 (32 位) : TIM2					
		1 个 (16 位) : TIM3					
	基本定时器	1 个 (16 位) : TIM6					
	System Tick	1					
	独立看门狗 (IWDG)	1					
窗口看门狗 (WWDG)	1						
通讯外设	UART	1					
	I2C	1					
	SPI	1					
ADC	ADC 个数 (外部模拟通道数)	1 (6)					
	基准选择	内部参考电压					
	ADC 转换速率	1.14MSPS					
	ADC 精度	12 位					
电压比较器 (COMP)		1					
运算放大器 (OPAMP)		2					
电机加速单元 (EMACC)		1					
96 位 UID		1					

3 功能介绍

3.1 结构框图

器件内部集成 16Kbyte 的 Flash，用于存放程序和数据。

ARM®Cortex®-M0 处理器是嵌入式 32 位 RISC 处理器，提供卓越的计算性能和先进的中断系统响应。该系列产品拥有内置的 Cortex®-M0 核心，因此它与所有的 ARM 工具和软件兼容。

以 HK32M050G4U7 为例，该系列产品的功能框图如下：




图 3-1 HK32M050G4U7 功能框图

3.2 存储器映射




图 3-2 HK32M050G4U7 存储器映射

3.3 存储器

3.3.1 Flash

该系列芯片内部集成高达 16 Kbyte 的 Flash，用于存放程序和数据。

3.3.2 内置 SRAM

该系列芯片内部集成 4 Kbyte SRAM，支持字、半字和字节读写访问。CPU 能以零等待周期进行快速读写访问，能够满足大多数应用的需求。

3.4 供电方案

- $V_{DD} = 2.5 \sim 5.5V$: 外部单电源供电（无 V_{BAT} ）， V_{DD} 管脚为芯片的数字电路、I/O 引脚和内部电压调节器供电。
- $V_{DDA} = 2.5 \sim 5.5V$: V_{DDA} 管脚为 ADC、电压比较器及运算放大器模拟部分供电。

说明： V_{DD} 和 V_{DDA} 在内部连接在一起。

3.5 电源监控器

芯片内置上电复位（POR），掉电复位（PDR）和欠压复位（BOR）电路。当供电电压达到 2.5 V 时，

系统即能正常工作。当 V_{DD}/V_{DDA} 低于指定的限位电压 V_{POR}/V_{PDR} 时，系统保持为复位状态，而无需外部复位电路。上电期间，欠压复位（BOR）将使器件保持复位状态，直到电源电压达到指定的 V_{BOR} 阈值。当禁止 BOR 时，电源供电由POR/PDR 监控。

3.6 低功耗模式

器件支持睡眠模式和停机模式。

- 睡眠（Sleep）模式：只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。
- 停机（Stop）模式：在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到最低的电能耗耗。在停机模式下，内核域的所有时钟被关闭，PLL、HSI 和 HSE 被关闭。可以通过任一配置成 EXTI 的信号把 MCU 从停机模式中唤醒，EXTI 信号可以是任一外部 I/O 口。I2C 接收数据后，可将 MCU 从 Stop 模式中唤醒。

3.7 复位

3.7.1 系统复位

除了 RCC_CSR 寄存器中的复位标志位以外，系统复位将复位所有寄存器至它们的复位状态。用户可以通过查看 RCC_CSR 控制状态寄存器中的复位状态标志位识别复位事件来源。




图 3-3 复位信号

当发生以下任一事件时，将产生一个系统复位：

- NRST 引脚上的低电平（外部复位）
- 选项字节装载机复位
- 窗口看门狗计数终止（WWDG 复位）
- 独立看门狗计数终止（IWDG 复位）
- 电源复位（上电复位/掉电复位/欠压复位）
- 软件复位（SW 复位）：通过将 Cortex®-M0 中断使能和复位控制寄存器中的 SYSRESETREQ 位置‘1’，可实现软件复位。
- 低功耗管理复位

除电源复位外，所有其他的复位源将最终作用于 NRST 引脚，并在复位过程中保持低电平。复位入

口矢量被固定在地址 0x0000 0004。芯片内部的复位信号（除电源复位以外）会在 NRST 引脚上输出。脉冲发生器保证每一个内部复位源都能有至少 40 μ s 的脉冲延时。当 NRST 引脚被拉低产生外部复位时，将产生复位脉冲。

3.7.2 电源复位

当以下任一事件发生时，会产生电源复位：

- 上电/掉电复位（POR/PDR）
- 欠压复位（BOR）

该芯片内部集成了上电复位（POR）/掉电复位（PDR）电路。该电路始终处于工作状态，以保证系统在供电超过 2.5V 时正常工作。当 V_{DD} 小于 POR/PDR 阈值时，MCU 将被复位，无需使用外部复位电路。

该芯片内部还集成了欠压复位（BOR）电路。BOR 选项默认不可用，此时电源供电由 POR/PDR 监控。用户可以配置 MCU 选项字节进行编程以使用能和禁止 BOR 功能。

3.8 时钟和时钟树




图 3-4 时钟树

如上图所示，HSI64 和 ADCCLK 来源于同一个输出频率为 64MHz 的内部振荡器。因此，使用 HSI64 或 ADCCLK 时钟时，不能将另外一个时钟源关闭以降低功耗。

器件在启动时选择系统时钟（SYSCLK）作为 CPU 工作时钟。内部振荡器输出的 64MHz 时钟经过分频后的 HSI 作为芯片上电后的默认系统时钟。HSI/HSE 可作为 PLL 前置分频的输入，因此通过配合使用 PLL，能配置出更丰富的系统时钟频率。

器件为系统时钟提供了更多的时钟源，也为客户提供了轻便、灵活、多样的工作模式，以下时钟均可作为系统时钟：

- 片内高速时钟（HSI）：8/16/64MHz
- 片内低速时钟（LSI）：40kHz
- GPIO 外部输入时钟：5~30MHz

AHB 总线、APB 域的时钟频率可通过几个分频器来配置。AHB 总线的最高时钟频率可达 64MHz。APB 域的最高时钟频率可达 64MHz。

3.9 GPIO

每个 GPIO 引脚都可以由软件配置成输出（推挽或开漏）、输入（浮空、上拉或下拉）或其它的外设功能端口。多数 GPIO 引脚都与数字或模拟的外设共用。在需要的情况下，I/O 引脚的外设功能可以通过一个特定的操作锁定，以避免意外情况下发生对 I/O 寄存器的写操作。

3.10 SYSCFG

该系列芯片有一组系统配置寄存器。系统配置控制器的主要功能如下：

- 在部分 IO 口上启用或禁用 I2C 超快速模式（Fast Mode Plus）。
- 重映射存储器到代码起始区域。
- 管理连接到 GPIO 口的外部中断。
- 管理 TIM3_CH4 输入重映射到 LSI、HSI64/16384 等信号。
- 管理内部一些模拟信号输出到 IO 的开关。
- 配置内部分压网络（8 位 DAC）。

3.11 中断与事件

3.11.1 NVIC

该系列 MCU 内置嵌套向量中断控制器（NVIC），能够处理多达 16 个可屏蔽中断通道（不包括 16 个 Cortex®-M0 的中断线）和 4 个中断优先级。该模块以最小的中断延迟提供灵活的中断管理功能。

- 紧耦合的 NVIC 能够实现低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复，无需额外指令开销

3.11.2 EXTI

扩展中断及事件控制器（EXTI）负责管理异步中断和事件：向 CPU 输出事件请求，向中断控制器输出中断请求，向电源管理模块输出唤醒请求。

根据中断/事件触发沿是否可配置，可将 EXTI 分为两类：触发沿可配置 EXTI（简称可配 EXTI）和触发沿固定 EXTI（简称固定 EXTI）。固定 EXTI 采用上升沿触发，仅工作在停机模式，用于从停机模式唤醒内核。

- 支持多达 16 个事件/中断请求
 - 16 根可配置 EXTI 线
 - 触发沿上升沿或下降沿可选
 - 有专用的中断状态位标记
 - 可通过软件方式触发中断、事件
 - 1 根固定 EXTI 线
- 每根中断/事件线都可单独被触发和屏蔽。
- 检测脉冲宽度低于 APB2 时钟宽度的外部信号。

3.12 独立看门狗 (IWDG)

独立看门狗由一个内部独立的 40kHz 的 RC 振荡器 (LSI) 提供时钟, 带一个 12 位的递减计数器和一个 8 位的预分频器。由于该 RC 振荡器独立于主时钟, 所以它可在停机模式下运行。IWDG 用于在发生问题时复位整个系统或作为自由定时器为应用程序提供超时管理。通过选项字节, 可将其配置为软件或硬件启动看门狗。在调试模式, 该计数器可以被冻结。

通过配置 IWDG_WINR 寄存器, IWDG 可工作在窗口模式。

3.13 窗口看门狗 (WWDG)

窗口看门狗内部带一个 7 位的递减计数器。该计数器可设置成自由运行模式, 或作为看门狗用于系统崩溃时复位整个系统。窗口看门狗由主时钟驱动, 具有提前预警中断功能。在调试模式, 该计数器可以被冻结。

3.14 定时器

该系列 MCU 包括一个高级控制定时器, 两个通用定时器, 一个基本定时器。定时器功能定义如下表所示。

表 3-1 定时器功能定义

类型	定时器名称	计数器分辨率	计数器类型	预分频系数	紧急刹车输入	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	递增、递减、递增/递减	1~65536	有	3	3
通用定时器	TIM2	32 位	递增、递减、递增/递减	1~65536	无	4	无
	TIM3	16 位	递增、递减、递增/递减	1~65536	无	4	无
基本定时器	TIM6	16 位	递增	1~65536	无	无	无

3.14.1 高级定时器

该系列 MCU 集成一个高级定时器 TIM1。

TIM1 高级定时器可以当作具有 6 个通道的三相 PWM 发生器, 还可以当作完整的通用定时器。TIM1 拥有三个独立的通道可以用于:

- 输入捕获
- 输出比较
- 产生 PWM (边沿或中央对齐模式)
- 单脉冲输出

其中三个通道具有互补 PWM 输出 (带程序可控的死区插入功能)。

高级定时器配置为 16 位常规定时器时, 它与基本定时器具有相同的功能。配置为 16 位 PWM 发生器时, 高级定时器具有全调制能力 (0~100%)。由于与通用定时器的内部结构和大部分功能相同, 因此高级定时器可以通过定时器链接功能与通用定时器协同操作, 提供同步或事件链接功能。

高级定时器具有更新事件的移位功能和简易的数据搬移功能, 可应用于电机控制中。

在调试模式下, 计数器可以被冻结。

3.14.2 通用定时器

该系列 MCU 集成了以下 2 个通用定时器。

- TIM2 和 TIM3

TIM2 通用定时器基于一个 32 位自动重载递增/递减计数器和一个 16 位预分频器。TIM3 通用定时器基于一个 16 位自动重载递增/递减计数器和一个 16 位预分频器。TIM2 和 TIM3 均带 4 个独立通道。这些通道用于输入捕获/输出比较、PWM 或单脉冲模式输出。

TIM2 和 TIM3 通用定时器可通过定时器链接功能与 TIM1 高级控制定时器协同工作，提供同步或事件链接功能。TIM2 和 TIM3 均可产生独立的 DMA 请求。TIM2 和 TIM3 能够处理正交（增量）编码器信号，也能处理 1 到 3 个霍尔效应传感器的数字输出。在调试模式下，其计数器可被冻结。

3.14.3 基本定时器

该系列 MCU 集成一个基本定时器 TIM6。

TIM6 基本定时器基于一个 16 位自动重载递增计数器和一个 16 位预分频器。在调试模式下，其计数器可被冻结。

3.14.4 System Tick 定时器

System Tick 定时器专用于操作系统，可作为一个标准的递减计数器。它具有以下特性。

- 24 位的递减计数器
- 重加载功能
- 当计数器为 0 时，能产生一个可屏蔽中断
- 可编程时钟源

3.15 ADC

内置 1 个 12 位的模拟/数字转换器（ADC）模块，具有多达 6 个外部通道和 5 个内部通道。不同通道的 A/D 转换可在单次、循环、间断或扫描采样模式下进行。

- 12 位分辨率
- ADC 时钟可达到 16MHz，ADC 转换速率高达 1.14MSPS。
- 灵活的队列配置，支持 4 个独立的转换队列。
- 灵活仲裁机制，每个队列可配置 0-3 级优先级，数字越高优先级越高。
- 独立的结果寄存器，每个通道有自己独立的结果寄存器，可保存当前转换值。
- 通道替换特性，可以将通道的转换请求重映射到其它通道，可以利用这个特性测量同一路输入通道并将转换结果保存在其他通道元素的结果寄存器中。
- 数据窗口比较功能，可以将 ADC 转换后的数据与设定的数值进行比较。
- 数据平均功能，数据平均单元会进行数据预处理。
- 触发（Trig）延时配置，可配置在触发信号产生以后延时一段时间再启动 ADC 转换。
- 由高级控制定时器（TIM1）和通用定时器（TIM2/3）产生的事件可以在内部连接到 ADC 的启动触发器，以触发 A/D 转换。

3.15.1 内部参考电压

内部参考电压（ V_{REFINT} ）为 ADC 提供了一个稳定的（带隙基准）电压输出。

3.16 电压比较器（COMP）

本系列芯片内置一个低功耗比较器。这个比较器可用作独立器件，也可与定时器结合使用。

这个比较器可用于：

- 在模拟信号的触发下从低功耗模式唤醒 MCU。
- 调理模拟信号。
- 与定时器的 PWM 输出结合使用时，构成逐周期电流控制环路。

3.17 运算放大器（OPAMP）

器件集成了两个运算放大器（下文简称“运放”）。它们可以工作在 Standalone、Follower、PGA 三种模式。

运放的输出，可以输出到管脚，也可以内部反馈到反相输入端，还可以被选通输入到内部 ADC 进行采样。

3.18 电机加速单元（EMACC）

电机加速单元（EMACC）可用于通过 FOC 算法控制的直流无刷电机。EMACC 可以加速电机驱动的数学运算，运算速度较纯软件计算更快，并且减少 CPU 占用，在相同的 CPU 工作频率下，可以支持更高的电机转速和提高驱动频率。

器件支持对整个 FOC 算法中 CPU 耗费大量时间参与运算的 Cordic 运算、Clarke 变换、Park 变换、反 Park 变换、PID 算法单元、SVPWM 模块进行硬件化。用户输入 I_a 、 I_b 和 θ 电角度，通过 EMACC 电机加速单元运算之后，得到空间矢量脉宽调制（SVPWM）的输出： A \B\C 相的 PWM 占空比等；从而节约 FOC 算法时间。

器件包含一个数据追踪器（EMACC_TRACE），该追踪器为一个硬件化的高速串口模块。在电机调试过程中或者高速运行时，该模块实时输出 EMACC 模块的参数，提供 4 个字节用于用户自定义数据输出，便于电机调试。

经过 EMACC 单元处理的算法，效率可大幅提升。

3.19 除法和开方计算单元（DVSQ）

除法和开方（Division and square root, DVSQ）计算单元支持以下特性：

- 支持 32 位带符号数（SDIV）和无符号数除法（UDIV），支持 32 位开方运算。
 - 在同一时刻，DVSQ 计算单元不能同时支持除法和开方运算，只能两者选其一执行。
 - 32 位有符号/无符号整数除法运算结束后，可同时获取商和余数并更新到相应的寄存器。
 - 除法运算支持 MOD 操作。
- 无符号开方运算，可以通过软件选择高精度开方运算。
- 流水线设计，每个时钟完成 2 位运算。
- 运算时间根据运算数据不同而改变。
- 支持除零中断和溢出中断。

3.20 I2C 总线

该系列 MCU 拥有 1 个 I2C 总线接口，能够工作于多主和从模式，支持标准模式（最高 100kHz）、快速模式（最高 400kHz）和超快速模式（最高 1MHz）。

I2C 提供了 SMBUS2.0 和 PMBUS1.1 的硬件支持：ARP 能力、主机通知协议、硬件 CRC（PEC）生成/验证、超时验证、ALERT 协议管理。

I2C 还有一个独立于 CPU 时钟域的时钟，这样 I2C 可在地址匹配时从停机（Stop）模式唤醒 MCU。

表 3-2 I2C 特性

I2C 特性	I2C1
主/从模式	支持
多主机模式	支持
标准/快速/超快速模式	支持
7/10 位寻址模式	支持
广播呼叫	支持
事件管理	支持
时钟延展	支持
软件复位	支持
数字和模拟滤波器	支持
SMBUS2.0	支持
PMBUS1.1	支持
独立时钟	支持
从停机模式唤醒	支持

3.21 通用异步收发器 (UART)

器件内置有 1 个通用异步收发器 (UART1)，其通信速率最高可达 8Mbit/s。它提供了多处理器通信模式、单线半双工通信模式的硬件管理。

表 3-3 UART 特性

UART 模式/特性	UART1
数据字长	7/8/9 位
多处理器通信	支持
单线半双工通信	支持
RS232 硬件流控制	不支持
RS485 驱动器使能	不支持

3.22 串行外设接口 (SPI)

该系列 MCU 拥有最多 1 个 SPI 接口，支持从和主模式、全双工和半双工通信模式。SPI 可使用 3 位预分频器以产生 8 种主模式频率，每帧可配置为 4 位至 16 位数据。

表 3-4 SPI 特性

SPI 特性	SPI1
硬件 CRC 计算	支持
RX/TX FIFO	支持
NSS 脉冲模式	支持
TI 模式	支持

3.23 96 位 UID

96 位的产品唯一身份标识（UID）所提供的参考号码对于任意一颗航顺芯片，在任何情况下都是唯一的。用户不能修改这个身份标识。按照不同的用法，该 96 位 UID 可以以字节（8 位）、半字（16 位）或者全字（32 位）为单位进行读取。96 位 UID 适合于：

- 用来作为序列号（例如 USB 字符序列号或者其他的终端应用）。
- 用来作为密码。在编写闪存时，将此 UID 与软件加解密算法结合使用，提高代码在闪存存储器内的安全性。
- 用来激活带安全机制的自举过程。

3.24 调试接口（DBG）

内嵌 ARM 的 SWJ-DP 接口，可以实现串行线 SWDIO/SWCLK 调试接口。

4 电气性能指标

4.1 最大绝对额定值

最大额定值只是短时间的压力值。

注意：

- 请勿将芯片在该值或者其他任何超出该推荐值的条件下使用。
- 芯片的最大额定值请参考表 4-1 至表 4-3，超出最大额定值可能导致芯片永久性的损坏。
- 长时间工作在最大额定值下可能影响芯片的可靠性。

4.1.1 极限电压特性

表 4-1 极限电压特性

符号	描述	最小值	最大值	单位
$V_{DD}-V_{SS}$	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	-0.3	5.5	V
V_{IN}	引脚上的输入电压	-0.3	5.5	
$ V_{SSX} - V_{SS} $	不同接地引脚之间的电压差	-	50	mV

4.1.2 极限电流特性

表 4-2 极限电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD}/V_{DDA} 电源线的总电流（供应电流） ⁽¹⁾	105	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流） ⁽¹⁾	105	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	60	
	任意 I/O 和控制引脚上的输出拉电流	60	
$I_{INJ(PIN)}^{(2)}$	引脚上的注入电流 ⁽³⁾	-5/+0	
$\Sigma I_{INJ(PIN)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	-25/+0	

(1). 所有的电源（ V_{DD} ， V_{DDA} ）和地（ V_{SS} ， V_{SSA} ）引脚必须始终连接到外部允许范围内的供电系统上。

(2). 反向注入电流会干扰器件的模拟性能。

(3). 当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流，注入电流绝对不能超过规定范围。

(4). 当几个 I/O 口同时有注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。

4.1.3 极限温度特性

表 4-3 极限温度特性

符号	描述	最小值	最大值	单位
T_{STG}	储存温度范围	-55	130	°C

符号	描述	最小值	最大值	单位
T_j	最大结温度	-55	130	°C

4.2 工作参数

4.2.1 推荐工作条件

表 4-4 推荐工作条件

符号	描述	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	64	MHz
f_{PCLK1}	内部 APB1 时钟频率	-	64	
f_{PCLK2}	内部 APB2 时钟频率	-	64	
V_{DD}	标准工作电压	2.5	5.5	V
$V_{REFP}^{(1)}$	模拟工作电压	2.5	5.5	V
T	工作温度	-40	105	°C

(1). V_{REFP} 可以低于 V_{DD} , 例如: $V_{DD}=4.2V$, $V_{REFP}=3.3V$; $V_{DD}=3.3V$, $V_{REFP}=2.5V$ 。

4.2.2 BOR 特性

表 4-5 BOR 特性

符号	参数	挡位	最小值	典型值	最大值	单位
$V_{BOR}^{(1)}$	BOR 的检测电平选择 (V_{DD} 上升沿) (-40°C~105°C)	V_{BOR1}	2.59	2.75	2.9	V
		V_{BOR2}	3	3.15	3.32	
		V_{BOR3}	3.4	3.55	3.75	
		V_{BOR4}	3.8	4	4.2	
		V_{BOR5}	4.2	4.4	4.64	
		V_{BOR6}	4.6	4.8	5.08	
	BOR 的检测电平选择 (V_{DD} 下降沿) (-40°C~105°C)	V_{BOR1}	2.44	2.6	2.88	
		V_{BOR2}	2.82	3	3.1	
		V_{BOR3}	3.19	3.4	3.5	
		V_{BOR4}	3.54	3.8	3.94	
		V_{BOR5}	3.93	4.2	4.3	
		V_{BOR6}	4.29	4.6	4.73	
$V_{BORhyst}$	BOR 滞回	-	180	-	400	mV
$t_{BORRST}^{(2)}$	生效时间	-	-	10	-	μs

- (1) BOR 仅监控 V_{DD} 。
- (2) 设计保证。

4.2.3 上/下电复位特性

表 4-6 上/下电复位特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/PDR}^{(1)}$	上下电复位阈值	下降沿	-	2.2	-	V
		上升沿	-	2.5	-	V
$V_{PDRhyst}$	PDR 滞回	-	-	300	-	mV
$t_{RSTEMPO}^{(2)}$	复位时间	-	-	2	-	ms

- (1) PDR 和 POR 仅监控 V_{DD} 。
- (2) 设计保证。

4.2.4 内部参考电压

表 4-7 内部参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	内部参考电压	-40 ~ 105°C	-	0.8	-	V

4.2.5 工作电流特性

表 4-8 工作电流特性

符号	模式	条件	$V_{DD}=5V$			单位
			-40°C	25°C	105°C	
I_{run}	Run 模式	SYSCLK = 64MHz; 使能 LSI, 其余外设关闭; 所有 IO 配置为高阻态; 从 Flash 取值, Flash 读取 2 个等待周期。	6.72	6.96	7.25	mA
		SYSCLK = 8MHz; 使能 LSI, 其余外设关闭; 所有 IO 配置为高阻态; 从 Flash 取值, Flash 读取 0 个等待周期。	2.78	2.88	2.97	mA
		SYSCLK = 40kHz; 使能 LSI, 其余外设关闭; 所有 IO 配置为高阻态; 从 Flash 取值, Flash 读取 0 个等待周期。	0.768	0.798	0.884	mA
I_{sleep1}	Sleep 模式 1	SYSCLK = 64MHz; AHB/APB 开启; 关闭 core 时钟, 所有外设关闭; 所有 IO 配置为高阻态; SRAM、外设数据保持。	4.25	4.4	4.65	mA

符号	模式	条件	V _{DD} =5V			单位
			-40°C	25°C	105°C	
		唤醒时间	-	396	-	ns
I _{sleep2}	Sleep 模式 2	SYSCLK = 8MHz; AHB/APB 开启; 关闭 core 时钟, 所有外设关闭; 所有 IO 配置为高阻态; SRAM、外设数据保持。	1.44	1.48	1.62	mA
		唤醒时间	-	2.85	-	μs
I _{sleep3}	Sleep 模式 3	SYSCLK=40kHz; AHB/APB 开启; 关闭 core 时钟, 所有外设关闭; 所有 IO 配置为高阻态; SRAM、外设数据保持。	0.353	0.404	0.509	mA
		唤醒时间	-	322	-	μs
I _{stop}	Stop 模式	所有时钟停止, HSI、HSE 振荡器关闭, LSI 振荡器开启, 所有外设关闭; LDO 以 正常功耗 模式运行; 所有 IO 配置为高阻态; 备份寄存器保持; CPU、SRAM、外设数据保持。	347.2	377	487	μA
		唤醒时间	-	2.9	-	μs
I _{LPstop}	LowPower Stop 模式	所有时钟停止, HSI、HSE 振荡器关闭, LSI 振荡器开启, 所有外设关闭; LDO 以 低功耗模式 运行, 所有外设关闭; 所有 IO 配置为高阻态; 备份寄存器保持; CPU、SRAM、外设数据保持。	9.5	11.3	49.2	μA
		唤醒时间	-	100	-	μs

4.2.6 内部高速 (HSI) 时钟特性

表 4-9 HSI 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI} ⁽¹⁾	时钟频率	-	-	64	-	MHz
DuCy _(HSI) ⁽¹⁾	占空比	-	45	50	55	%
ACC _(HSI)	振荡器精度	用户对 RCC_CR 寄存器校准后	-1	-	1	%
		工厂校准 T _A = -40 ~ +105°C	-1.5	-	0.71	
T _{stb} _(HSI) ⁽¹⁾	振荡器启动时间	V _{SS} ≤ V _{IN} ≤ V _{DD}	-	7	10	μs
I _{DD} _(HSI) ⁽¹⁾	振荡器功耗	64MHz, V _{DD} =5V	-	160	195	μA

(1) 设计保证。

4.2.7 内部低速（LSI）时钟特性

表 4-10 LSI 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}	时钟频率	-	-	40	-	kHz
$T_{SU(LSI)}^{(1)}$	振荡器启动时间	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	50	150	μs
$I_{DD(LSI)}^{(1)}$	振荡器功耗	-	-	250	-	nA

(1) 设计保证。

4.2.8 Flash 存储器特性

表 4-11 Flash 存储器特性

符号	参数	最小值	典型值	最大值	单位
T_{PROG}	字写入时间	240	-	-	μs
T_{ERASE}	页擦除时间	200	-	-	ms
	整片擦除时间	200	-	-	ms
I_{DDPROG}	字写入电流	-	-	8	mA
$I_{DDERASE}$	页/片擦除电流	-	-	9	mA
I_{DDREAD}	读电流@25MHz	-	-	3	mA
N_{END}	擦写寿命	100	-	-	千次
t_{RET}	数据保存时间	10	-	-	年

4.2.9 IO 输入引脚特性

表 4-12 IO 输入引脚直流特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平	$V_{DD}=5V$	$0.65 \cdot V_{DD}$	-	-	V
V_{IL}	输入低电平	$V_{DD}=5V$	-	-	$0.2 \cdot V_{DD}$	V
V_{IHhys}	输入高电平	$V_{DD}=5V$	$0.65 \cdot V_{DD}$	-	-	V
V_{ILhys}	输入低电平	$V_{DD}=3.3V$	-	-	$0.2 \cdot V_{DD}$	V
V_{hys}	施密特触发器电压迟滞	$V_{DD}=5V$	-	-	$0.2 \cdot V_{DD}$	mV
I_{IKG}	输入漏电流	$V_{DD}=5V$; $0 < V_{IN} < 3.3V$	-	5	-	nA
		$V_{DD}=5V$; $V_{IN}=5V$	-	5	-	nA
R_{PU}	上拉电阻	$V_{IN}=V_{SS}$	-	33	-	k Ω

符号	参数	条件	最小值	典型值	最大值	单位
R_{PD}	下拉电阻	$V_{IN}=V_{DD}$	-	33	-	k Ω
$C_{IO}^{(1)}$	I/O 引脚电容	-	-	-	10	pF

(1) 设计保证。

4.2.10 IO 输出引脚特性

表 4-13 IO 引脚输出直流特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{OH}	输出高电平	$2.5V \leq V_{DD} \leq 5.5V$	$0.8 * V_{DD}$	-	-	V
V_{OL}	输出低电平	$2.5V \leq V_{DD} \leq 5.5V$	-	-	$0.2 * V_{DD}$	V

4.2.11 NRST 复位管脚特性

NRST 管脚内部集成了一个上拉电阻，外围可以不接任何电路，也可以外接 RC 电路。

表 4-14 NRST 引脚输入特性

符号	参数	最小值	典型值	最大值	单位
T_{Noise}	低电平被忽略	-	-	80	ns

4.2.12 TIM 计数器特性

表 4-15 TIM1 特性⁽¹⁾

符号	条件	最小值	最大值	单位
F_{EXT}	CH1 至 CH3 的定时器外部时钟频率	-	$f_{TIMxCLK}/2$	MHz

(1) 设计保证， $f_{TIMxCLK} = 64MHz$ 。

表 4-16 TIM2/3 特性⁽¹⁾

符号	条件	最小值	最大值	单位
F_{EXT}	CH1 至 CH4 的定时器外部时钟频率	-	$f_{TIMxCLK}/2$	MHz

(1) 设计保证， $f_{TIMxCLK} = 64MHz$ 。

4.2.13 电机加速单元 (EMACC) 特性

表 4-17 电机驱动载波频率特性

系统时钟	ADC 时钟	最小值	典型值	最大值	单位
64 MHz	$f_{ADC} = f_{PCLK}/2$	-	12	20	kHz

表 4-18 FOC 核心算法带电机加速单元和纯软件库效率对比

测试条件	电角度	坐标系变换	SVPWM	总耗时	单位
系统时钟: 64MHz	15.3	12.8	6.3	38.1	μs

测试条件	电角度	坐标系变换	SVPWM	总耗时	单位
(纯软件电机库)					
系统时钟: 64MHz (带 EMACC 的电机库)	15.3	2.2	3.4	25	μs

4.2.14 ADC 特性

表 4-19 ADC 特性

项目	描述	条件	最小	典型	最大	单位
V _{DD}	ADC 开启时的模拟电源电压	-	2.5	5	5.5	V
V _{REFP}	正参考电压	-	2.5	5	5.5	V
V _{REFN}	负参考电压	-	0	0	0	V
f _{ADC}	ADC 时钟频率	-	0.3	16	28	MHz
f _S ⁽¹⁾	采样频率	f _{ADC} = 16MHz	-	1.142	-	MHz
f _{TRIG} ⁽¹⁾	外部触发频率	f _{ADC} = 16MHz	-	-	941	kHz
			-	-	17	Cycles
V _{AIN}	转换电压范围	-	V _{REFN}	-	V _{REFP}	V
R _{AIN} ⁽¹⁾	外部输入阻抗	具体请参考表 4-20				kΩ
R _{ADC} ⁽¹⁾	采样开关电阻	-	-	-	2	kΩ
C _{ADC} ⁽¹⁾	采样保持电容	-	-	5	-	pF
Jitter _{ADC}	ADC 触发转换抖动	-	-	1	-	Cycles
t _S ⁽¹⁾	采样时间	f _{ADC} = 16MHz	1.5	-	239.5	Cycles
t _{CONV} ⁽¹⁾	总转换时间 (包括采样时间)	f _{ADC} = 16MHz; 12 位分辨率	14	-	252	Cycles

(1) 设计保证。

(2) 指定值仅包括 ADC 定时。它不包括寄存器访问的延迟。

最大的输入阻抗 R_{AIN} 的计算公式需满足：

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

其中，N (分辨率) 取值为 12。

允许误差低于 1/4LSB (Least Significant Bit, LSB)。

 表 4-20 输入阻抗最大值 (f_{ADC} = 16 MHz)

采样周期 T _S (Cycles)	采样时间 t _S (μs)	输入阻抗最大值 (kΩ)
1.5	0.094	0
7.5	0.469	7.7

采样周期 T_s (Cycles)	采样时间 t_s (μs)	输入阻抗最大值 (k Ω)
13.5	0.844	15.4
28.5	1.781	34.7
41.5	2.594	51.5
55.5	3.469	69.5
71.5	4.469	90.1
239.5	14.969	306.5

表 4-21 ADC 精度

符号	参数	测试条件	典型值	最大值	单位
ET	总不可调整误差 ⁽¹⁾	$V_{DD}=V_{REFP}=5V,$ $f_{ADC} = 16 \text{ MHz}$	-	16	LSB
EO	偏移误差 ⁽²⁾		-	1	
EG	增益误差 ⁽³⁾		-	5	
ED	微分线性误差 ⁽⁴⁾		-	2.5	
EL	积分线性误差 ⁽⁵⁾		-	3.5	

(1) 总不可调整误差：实际传递曲线与理想传递曲线之间的最大偏差。

(2) 偏移误差：第一次实际转换与第一次理想转换之间的偏差。

(3) 增益误差：最后一次理想转变与最后一次实际转变之间的偏差。

(4) 微分线性误差：实际步距与理想步距之间的最大偏差。

(5) 积分线性误差：任何实际过渡与终点相关线之间的最大偏差。

说明：

- **ADC 精度与负注入电流：**应避免在任何标准（非鲁棒）模拟输入引脚上注入负电流，因为这会显著降低在另一个模拟输入引脚上执行转换的精度。建议在可能注入负电流的标准模拟引脚上加一个肖特基二极管（引脚对地）。
- 在有限的 V_{DDA} 、频率和温度范围内可以获得更好的 ADC 性能。
- 数据基于表征结果，未在生产中测试。




图 4-1 ADC 精度特征




图 4-2 ADC 的典型连接图

(1). R_{ADC} 和 C_{ADC} 值的 ADC 特征见表 4-19。

$C_{parasitic}$ 等于 PCB 电容（取决于焊接和 PCB 布局质量）加上 pad 电容（大约 7 pF）。切向值过高会降低转换精度。为了弥补这一点，应尽量减少 f_{ADC} 。

ADC 采样的 PCB 设计推荐：电源去耦应按图 5-1 进行。为了保证 ADC 转换精度，10 nF 电容器推荐使用陶瓷电容，并尽可能靠近芯片放置。

4.2.15 DAC 分压器特性

表 4-22 DAC 分压器特性

项目	描述	条件	最小	典型	最大	单位
V_{DD}	DAC 开启时的模拟电源电压	-		5	5.5	V
R_o	输出阻抗	-	-	-	-	kΩ
$I_{out}^{(1)}$	输出电流	-	-	-	-	mA

(1) 设计保证。

4.2.16 电压比较器（COMP）特性

表 4-23 COMP 特性

项目	描述	条件	最小值	典型值	最大值	单位
V _{DD}	模拟电源电压	-	2.5	5	5.5	V
V _{com}	输入共模电压	-	0.2	-	5.3	V
V _{diff}	输入差模电压	低功耗（低速）模式	-	-	40	mV
		高功耗（高速）模式	-	-	10.5	
V _{hy}	滞回电压	挡位 1	-	0	-	mV
		挡位 2	-	10	-	
		挡位 3	-	20	-	
I _{OP}	工作电流 (V _{DD} =5V, 静态功耗)	低功耗（低速）模式	1.405	2.81	3.74	μA
		高功耗（高速）模式	22.2	38.55	42.42	
T _{dly} ⁽¹⁾	输出延迟 (无迟滞)	高功耗（高速）模式 上升沿	28.67	42.81	79	ns
		低功耗（低速）模式 上升沿	142.3	287.4	753.4	
		高功耗（高速）模式 下降沿	30.62	57.8	72.13	
		低功耗（低速）模式 下降沿	206.5	597.2	849.8	

(1) 设计保证。

4.2.17 运算放大器（OPAMP）特性

表 4-24 OPAMP 特性

项目	描述	条件	最小值	典型值	最大值	单位
V _{DD} ⁽¹⁾	模拟电源电压	-	2.7	5	5.5	V
V _{OUT}	输出电压	-	0.2	-	V _{DDA} -0.2	V
CMIR	输入共模电压	-	0.2	-	V _{DDA} -0.2	V
I _{load}	输出电流	R _L =100Ω, V _{DD} =5V	-	6	-	mA
I _q	工作电流	静态模式	-	-	807	μA
I _l ⁽²⁾	泄漏电流	运放关闭	-	2.00	170.00	nA
V _{OS}	输入偏置电压	校准前	-	±15	-	mV
		校准后	-	±2.5	-	mV

项目	描述	条件	最小值	典型值	最大值	单位
CMRR ⁽²⁾	共模抑制比	-	51	-	145	dB
PSRR ⁽²⁾	电源抑制比	-	41	70	109.4	dB
UGF	单位增益带宽	-	6	-	-	MHz
SR	压摆率	(5%-95%) rising	5.213	6.251	8.061	V/ μ s
		(5%-95%) falling	5.278	6.571	8.679	
ϕ	相位裕度	-	47.09	70.93	84.58	Deg
PGA gain	PGA 增益	挡位 1	-	1	-	times
		挡位 2	-	2	-	
		挡位 3	-	5	-	
		挡位 4	-	8	-	
		挡位 5	-	10	-	
		挡位 6	-	12	-	
		挡位 7	-	16	-	
		挡位 8	-	20	-	

(1) 运放的工作电压请保证在 2.7~5.5V 之间，其他外设工作电压可以低于 2.7V；

(2) 设计保证。

5 典型电路

5.1 电源供电




图 5-1 电源框图示意

- (1). 仅 28 脚封装，VREFP 为独立引脚；其他封装的 VREFP、VDD 和 VDDA 为同一个引脚，详情可参见“6.7 各封装的引脚定义”。

6 引脚定义

该系列芯片定义了 TSSOP28、QFN28、TSSOP24、QFN24、TSSOP20、QFN20 封装。本章介绍了各封装的引脚定义。

6.1 TSSOP28 封装




图 6-1 TSSOP28 封装引脚排列

6.2 QFN28 封装




图 6-2 QFN28 封装引脚排列

6.3 TSSOP24 封装




图 6-3 TSSOP24 封装引脚排列

6.4 QFN24 封装




图 6-4 QFN24 封装引脚排列

6.5 TSSOP20 封装




图 6-5 TSSOP20 封装引脚排列

6.6 QFN20 封装




图 6-6 QFN20 封装引脚排列

6.7 各封装的引脚定义

表 6-1 各封装的引脚定义

QFN28	TSSOP28	QFN24	TSSOP24	QFN20	TSSOP20	引脚名称 (复位后默认功能)	引脚类型 (¹)	是否支持 5V 耐受	引脚复用功能	引脚附加功能
0	-	0	-	0	-	VSS	S	-	数字地 (引脚 0 为 QFN 封装底部的散热焊盘)	
1	8	-	-	-	-	VDD/VDDA	S	-	数字/模拟电源供电	
-	-	2	8	4	4	VDD/VDDA/ VREFP	S	-	数字/模拟电源供电	
2	9	-	-	-	-	VREFP	S	-	参考电源供电	
3	10	3	9	5	5	VSS/VSSA/ VREFN	S	-	数字/模拟/参考电源地	
4	11	4	10	6	6	PA1	I/O	FT ⁽²⁾	TIM3_CH4 TRACE_TX	ADC_IN0 DAC1_OUT EXTIN1
5	12	5	11	7	7	PA2	I/O	FT	TIM3_CH1	ADC_IN1 OPA2_INN0 EXTIN2
6	13	6	12	8	8	PA3	I/O	FT	TIM2_CH1	ADC_IN2 OPA2_OUT EXTIN3
7	14	7	13	9	9	PA4	I/O	FT	TIM2_CH2 COMP_OUT	ADC_IN3 OPA1_INN0 EXTIN4 CKI_1
8	15	8	14	10	10	PA5	I/O	FT	TIM2_CH3	ADC_IN4 OPA1_OUT EXTIN5
9	16	-	-	-	-	PA6	I/O	FT	UART1_RX I2C1_SDA MCO	COMP_INP1 OPA1_INN1 EXTIN6
10	17	-	-	-	-	PA7	I/O	FT	UART1_TX I2C1_SCL	COMP_INN0 OPA2_INN1 EXTIN7
11	18	-	-	-	-	PA8	I/O	FT	TIM3_CH1 TIM1_BKIN TIM1_ETR MCO	EXTIN8
12	19	9	15	11	11	PA9	I/O	FT	-	ADC_IN5 OPA1_INP2 OPA2_INP2 EXTIN9
13	20	10	16	12	12	PA13	I/O	FT	-	OPA1_INP1 OPA2_INP1 EXTIN13 CKI_2
14	21	11	17	13	13	PA14	I/O	FT	-	OPA_PGA_N COMP_INP0 EXTIN14
15	22	12	18	14	14	PB1	I/O	FT	-	OPA1_INP0 OPA2_INP0 EXTIN1
16	23	13	19	15	15	PB2	I/O	FT	TIM1_CH3N TIM1_CH1 TIM1_CH1N	EXTIN2

QFN28	TSSOP28	QFN24	TSSOP24	QFN20	TSSOP20	引脚名称 (复位后默认功能)	引脚类型 ⁽¹⁾	是否支持5V耐受	引脚复用功能	引脚附加功能
17	24	14	20	16	16	PB3	I/O	FT	TIM1_CH3 TIM1_CH2 TIM1_CH2N	EXTIN3
18	25	15	21	17	17	PB4	I/O	FT	TIM1_CH2N TIM1_CH3 TIM1_CH3N	EXTIN4
19	26	16	22	18	18	PB5	I/O	FT	TIM1_CH2 TIM1_CH1N TIM1_CH1	EXTIN5
20	27	17	23	19	19	PB6	I/O	FT	TIM1_CH1N TIM1_CH2N TIM1_CH2	EXTIN6
21	28	18	24	20	20	PB7	I/O	FT	TIM1_CH1 TIM1_CH3N TIM1_CH3 MCO	EXTIN7
22	1	19	1	-	-	PC1	I/O	FT	TIM1_CH1N TIM2_CH3 SPI_CLK MCO	EXTIN1
23	2	20	2	-	-	PC2	I/O	FT	TIM1_CH2N TIM2_CH2 SPI_CS	EXTIN2
24	3	21	3	-	-	PC3	I/O	FT	TIM1_CH3N TIM2_CH1 SPI_MISO	EXTIN3
25	4	22	4	-	-	PC4	I/O	FT	TIM3_CH1 TRACE_TX SPI_MOSI	EXTIN4
26	5	23	5	1	1	PC7/NRST (NRST)	I/O	FT	TIM1_ETR TIM1_BKIN TIM2_CH4	EXTIN7
27	6	24	6	2	2	PC8/SWCLK (SWCLK)	I/O	FT	CM0_SWCLK UART1_RX/ UART1_TX I2C1_SDA TIM3_CH2 ADC_EXT_TRIG	EXTIN8
28	7	1	7	3	3	PC9/SWDIO (SWDIO)	I/O	FT	CM0_SWDIO UART1_TX/ UART1_RX I2C1_SCL TIM3_CH3 ADC_EXT_TRIG	EXTIN9

(1). I 表示输入，O 表示输出，I/O 表示输入/输出，S 表示电源供电。

(2). FT= 5V tolerant, 5V 耐压。

说明:

- 除非特别说明，否则复位期间和复位后，所有 I/O 都设为模拟输入。
- 引脚复用功能，请参考“6.8 引脚复用 (AF) 功能表”。

6.8 引脚复用（AF）功能表

表 6-2 引脚复用功能表

引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PC8	SWCLK	ADC_EXT_TRIG	-	-	-	TIM3_CH2	UART1_RX/ UART1_TX ⁽¹⁾	I2C1_SDA
PC9	SWDIO	ADC_EXT_TRIG	-	-	-	TIM3_CH3	UART1_RX/ UART1_TX ⁽¹⁾	I2C1_SCL
PA1/AIN0	-		-	-	-	TIM3_CH4	TRACE_TX	-
PA2/AIN1	-		-	-	-	TIM3_CH1	-	-
PA3/AIN2	-		-	-	TIM2_CH1	-	-	-
PA4/AIN3	-	COMP_OUT	-	-	TIM2_CH2	-	-	-
PA5/AIN4	-	-	-	-	TIM2_CH3	-	-	-
PA6	MCO	-	-	-	-		UART1_RX ⁽¹⁾	I2C1_SDA
PA7		-	-	-	-		UART1_TX ⁽¹⁾	I2C1_SCL
PA8	MCO	-	TIM1_BKIN	TIM1_ETR	-	TIM3_CH1	-	-
PA9/AIN5	-	-	-	-	-	-	-	-
PA13	-	-	-	-	-	-	-	-
PA14	-	-	-	-	-	-	-	-
PB1	-	-	-	-	-	-	-	-
PB2	-	-	TIM1_CH3N	TIM1_CH1	TIM1_CH1N	-	-	-
PB3	-	-	TIM1_CH3	TIM1_CH2	TIM1_CH2N	-	-	-
PB4	-	-	TIM1_CH2N	TIM1_CH3	TIM1_CH3N	-	-	-
PB5	-	-	TIM1_CH2	TIM1_CH1N	TIM1_CH1	-	-	-
PB6	-	-	TIM1_CH1N	TIM1_CH2N	TIM1_CH2	-	-	-
PB7	MCO	-	TIM1_CH1	TIM1_CH3N	TIM1_CH3	-	-	-
PC1	-	-	TIM1_CH1N	-	TIM2_CH3	-	-	SPI_CLK
PC2	-	-	TIM1_CH2N	-	TIM2_CH2	-	-	SPI_CS
PC3	-	-	TIM1_CH3N	-	TIM2_CH1	-	-	SPI_MISO
PC4	-	-	-	-	-	TIM3_CH1	TRACE_TX	SPI_MOSI
PC7/NRST	-	-	TIM1_ETR	TIM1_BKIN	TIM2_CH4	-	-	-

(1). 通过配置 UART_CR2.SWAP 位可实现 UART 的 TX 和 RX 引脚互换。

7 封装参数

7.1 封装尺寸

7.1.1 TSSOP28 封装

TSSOP28 为 9.70 mm x 4.40 mm，0.65 mm 间距的封装。




图 7-1 TSSOP28 封装尺寸

表 7-1 TSSOP28 封装尺寸参数

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A	-	-	1.20
A1	0.05	-	0.15
A2	0.80	1.00	1.05
A3	0.34	0.44	0.54

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
b	0.20	-	0.29
b1	0.19	0.22	0.25
c	0.13	-	0.18
c1	0.12	0.13	0.14
D	9.60	9.70	9.80
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.55	0.65	0.75
L	0.45	0.60	0.75
L1	1.00 REF		
L2	0.25BSC		
R	0.09	-	-
R1	0.09	-	-
S	0.20	-	-
θ	0°	--	8°
θ_1	10°	12°	14°
θ_2	10°	12°	14°
θ_3	10°	12°	14°
θ_4	10°	12°	14°

7.1.2 QFN28 封装

QFN28 为 4 mm x 4 mm，0.4 mm 间距的封装。




图 7-2 QFN28 封装尺寸

表 7-2 QFN28 封装尺寸参数

符号	最小值 (mm)	典型值(mm)	最大值(mm)
A	0.70	0.75	0.8
A1	0.00	0.02	0.05
A2	0.50	0.55	0.60
A3	0.20 REF ⁽¹⁾		
b	0.15	0.20	0.25
D	3.90	4.00	4.10
E	3.90	4.00	4.10
e	0.30	0.40	0.50
D2	2.50	2.60	2.70
E2	2.50	2.60	2.70
L	0.35	0.40	0.45

符号	最小值 (mm)	典型值(mm)	最大值(mm)
R	0.075	-	-
K	0.30 REF		
H	0.35 REF		
aaa	0.10		
bbb	0.10		
ccc	0.08		
ddd	0.10		
eee	0.10		

7.1.3 TSSOP24 封装

TSSOP24 为 7.8 mm x 4.4 mm，0.65 mm 间距的封装。




图 7-3 TSSOP24 封装尺寸

表 7-3 TSSOP24 封装尺寸参数

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A	-	-	1.20
A1	0.05	-	0.15
A2	0.80	-	1.00
A3	0.34	0.39	0.44
D	7.70	7.80	7.90
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.55	0.65	0.75
L	0.45	0.60	0.75
L1	1.00 REF		
L2	0.25BSC		
R	0.09	-	-
R1	0.09	-	-
S	0.20	-	-
$\theta 1$	0°	-	8°
$\theta 2$	12°	14°	16°
$\theta 3$	12°	14°	16°

7.1.4 QFN24 封装

QFN24 为 4mm x4mm, 0.5mm 间距的封装。




图 7-4 QFN24 封装尺寸图

表 7-4 QFN24 封装尺寸参数

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A3	0.127 REF		
b	0.20	0.25	0.30
D	3.95	4.00	4.05
E	3.95	4.00	4.05
D2	2.40	2.45	2.50
E2	2.40	2.45	2.50
e	0.40	0.50	0.60
H	0.35 REF		
L	0.35	0.40	0.45
K	0.20	-	-

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
C1	0.08 REF		
C2	0.08 REF		
R	0.09 REF		

7.1.5 TSSOP20 封装

TSSOP20 为 6.5 mm x 4.4 mm，0.65 mm 间距的封装。




图 7-5 TSSOP20 封装尺寸

表 7-5 TSSOP20 封装尺寸参数

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A	-	-	1.20
A1	0.05	-	0.15
A2	0.80	-	1.05
b	0.19	-	0.30
c	0.09	-	0.20
D	6.40	6.50	6.60

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
E	6.30	6.40	6.50
E1	4.30	4.40	4.50
e	0.65 BSC		
L	0.45	0.60	0.75
L1	1.00 REF		
θ	0°	-	8°

7.1.6 QFN20 封装

QFN20 为 4 mm x 4 mm，0.5 mm 间距的封装。




图 7-6 QFN20 封装尺寸图

表 7-6 QFN20 封装尺寸参数

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A	0.70	0.75	0.80
A1	0.00	0.02	0.05

符号	最小值 (mm)	典型值 (mm)	最大值 (mm)
A3	0.20 REF		
b	0.2	0.25	0.30
D	3.90	4.00	4.10
E	3.90	4.00	4.15
D2	2.50	2.60	2.70
E2	2.50	2.60	2.70
e	0.40	0.50	0.60
H	0.30 REF		
K	0.20	-	-
L	0.35	0.40	0.45
R	0.10	-	-

7.2 丝印信息

丝印信息包括了航顺 LOGO+ARM LOGO、产品型号和产品批号。其中，产品批号的说明如下表所示。

表 7-7 产品批号说明

产品批号	说明
第 1 位字符	代表年份，例如 1 是代表 21 年
第 2 和 3 位字符	代表封装厂
第 4 和 5 位字符	代表周期，例如 18 代表周期
第 6、7 和 8 位字符	代表晶圆批号的后三位

7.2.1 TSSOP28 丝印



图 7-7 TSSOP28 HK32M050G4P7 丝印示例

7.2.2 QFN28 丝印




图 7-8 QFN28 HK32M050G4U7 丝印示例

7.2.3 TSSOP24 丝印



图 7-9 TSSOP24 HK32M050E4P7 丝印示例

7.2.4 QFN24 丝印




图 7-10 QFN24 HK32M050E4U7 丝印示例

7.2.5 TSSOP20 丝印




图 7-11 TSSOP20 HK32M050F4P7 丝印示例

7.2.6 QFN20 丝印




图 7-12 QFN20 HK32M050F4U7 丝印示例

8 订货信息

8.1 订货代码




图 8-1 订货代码

8.2 订货包装

表 8-1 产品订货包装

封装	具体型号	包装	备注
TSSOP28	HK32M050G4P7	管装	
TSSOP28	HK32M050G4P7-TR	编带	
QFN28	HK32M050G4U7	盘装	
QFN28	HK32M050G4U7-TR	编带	
TSSOP24	HK32M050E4P7	管装	

封装	具体型号	包装	备注
TSSOP24	HK32M050E4P7-TR	编带	
QFN24	HK32M050E4U7	盘装	
QFN24	HK32M050E4U7-TR	编带	
TSSOP20	HK32M050F4P7	管装	
TSSOP20	HK32M050F4P7-TR	编带	
QFN20	HK32M050F4U7	盘装	
QFN20	HK32M050F4U7-TR	编带	

9 缩略语

缩写	全称	中文描述
ADC	Analog-to-Digital Converter	模拟数字转换器
AHB	Advanced High-Performance Bus	高级高性能总线
APB	Advanced Peripheral Bus	外围总线
AWU	Auto-Wakeup	自动唤醒
BLDC	Brushless Direct Current Motor	无刷直流电机
CSS	Clock Security System	时钟安全系统
CTS	Clear to Send	清除发送
DMA	Direct Memory Access	直接存储器访问
EXTI	Extended Interrupts and Events Controller	中断和事件控制器
FOC	Field-Oriented Control	磁场定向控制
GPIO	General Purpose Input Output	通用输入输出
HSE	High Speed External (Clock Signal)	高速外部 (时钟信号)
I2C	Inter-Integrated Circuit	I2C 总线
I2S	Inter-IC Sound	I2S 总线
IWDG	Independent Watchdog	独立看门狗
LSI	Low-Speed Internal (Clock Signal)	低速内部 (时钟信号)
MCU	Microcontroller Unit	微控制单元
MSPS	Million Samples Per Second	每秒百万次采样
NVIC	Nested Vectored Interrupt Controller	嵌套矢量中断控制器
PDR	Power-Down Reset	掉电复位
PGA	Programmable Gain Amplifier	可编程的增益放大器
PLL	Phase Locked Loop	锁相环
PMSM	Permanent-Magnet Synchronous Motor	永磁同步电机
POR	Power-On Reset	上电复位
PPM	Parts per Million	百万分之一
PWM	Pulse Width Modulation	脉宽调制
RCC	Reset and Clock Control	复位时钟控制

缩写	全称	中文描述
RISC	Reduced Instruction Set Computing	精简指令集计算机
RTS	Request to Send	请求发送
SAR	Successive Approximation	逐次逼近
SPI	Serial Peripheral Interface	串行外设接口
SRAM	Static Random Access Memory	静态随机存储器
SWD	Serial Wire Debug	串行线调试
UART	Universal Asynchronous Receiver Transmitter	通用异步收发器
WWDG	Window Watchdog	窗口看门狗

10 重要提示



航顺芯片和其他航顺商标均为深圳市航顺芯片技术研发有限公司的商标。本文档提及的其他商标或注册商标，由各自的所有人持有。

在未经深圳市航顺芯片技术研发有限公司同意下，不得以任何形式或途径修改本公司产品规格和数据表中的任何部分以及子部份。深圳市航顺芯片技术研发有限公司在以下方面保留权利：修改数据单和/或产品、停产任一产品或者终止服务不做通知；建议顾客获取最新版本的相关信息，在下定订单前进行核实以确保信息的及时性和完整性。所有的产品都依据订单确认时所提供的销售合同条款出售，条款内容包括保修范围、知识产权和责任范围。

深圳市航顺芯片技术研发有限公司保证在销售期间，产品的性能按照本公司的标准保修。公司认为有必要维持此项保修，会使用测试和其他质量控制技术。除了政府强制规定外，其他仪器的测量表没有必要进行特殊测试。

顾客认可本公司的产品的设计、生产的目的是不涉及与生命保障相关或者用于其他危险的活动或者环境的其他系统或产品中。出现故障的产品会导致人身伤亡、财产或环境的损伤（统称高危活动）。人为在高危活动中使用本公司产品，本公司据此不作保修，并且不对顾客或者第三方负有责任。

深圳市航顺芯片技术研发有限公司将会提供与现在一样的技术支持、帮助、建议和信息，（全部包括关于购买的电路板或其他应用程序的设计，开发或调试）。特此声明，对于所有的技术支持、可销性或针对特定用途，及在支持技术无误下，电路板和其他应用程序可以操作或运行的，本公司将不作任何有关此类支持技术的担保，并对您在使用这项支持服务不负任何法律责任。

所有版权©深圳市航顺芯片技术研发有限公司 2015-2023

深圳市航顺芯片技术研发有限公司

联系电话：0755-83247667

网址：www.hsxp-hk.com